探测器及制造方法技术

本发明专利技术提供一种探测器及制造方法，所述探测器包括探测单元，每个探测单元包括：第一P型掺杂层；形成于第一P型掺杂层的正面的第一N型掺杂层；环绕第一N型掺杂层的P型隔离层；形成于第一N型掺杂层上的第二N型掺杂层以及第二P型掺杂层；第一N型掺杂层和第二N型掺杂层作为探测单元的N端，第一P型掺杂层、第二P型掺杂层和P型隔离层作为探测单元的P端。在本发明专利技术中，包括探测单元，再利用探测单元以提高电子探测的探测速度和探测灵敏度，并以此实现低能高速电子的探测，而且，上述电子探测器可兼容于现有的CMOS工艺，有利于提高产品良率，且制造成本较低。本较低。本较低。

【技术实现步骤摘要】
探测器及制造方法


[0001]本专利技术涉及半导体
，特别涉及一种探测器及制造方法。

技术介绍

[0002]空间低能高速电子(例如能量在几电子伏特到几万电子伏特)是空间辐射环境的重要组成部分之一，对航天器的安全可靠运行具有重要的影响作用。
[0003]针对上述范围的低能高速电子，现有的电子探测器存在探测效果不佳及成本较高的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种探测器及制造方法，用于探测能量在几电子伏特到几万电子伏特的低能高速电子。
[0005]本专利技术的另一目的在于上述提供的探测器具有较佳的良率及较低的制造成本。
[0006]为解决上述技术问题，本专利技术提供了一种探测器，包括探测单元，所述探测单元包括：第一P型掺杂层；形成于所述第一P型掺杂层的正面的第一N型掺杂层；环绕所述第一N型掺杂层的P型隔离层；形成于所述第一N型掺杂层上的第二N型掺杂层以及第二P型掺杂层，所述第二P型掺杂层环绕所述第二N型掺杂层，所述第二P型掺杂层的掺杂浓度大于所述第一P型掺杂层的掺杂浓度，所述第二N型掺杂层的掺杂浓度大于所述第一N型掺杂层的掺杂浓度；所述第一N型掺杂层和第二N型掺杂层作为所述探测单元的N端，所述第一P型掺杂层、第二P型掺杂层和P型隔离层作为所述探测单元的P端。
[0007]可选的，所述探测器包括多个呈整列排布的所述探测单元，多个所述探测单元的N端并联，多个所述探测单元的P端并联。
[0008]可选的，所述探测单元呈六边形，相邻的探测单元的P型隔离层相互贴合。
[0009]可选的，所述探测单元还包括：形成于所述第一N型掺杂层上的P型缓冲层，所述P型缓冲层位于所述第二P型掺杂层与所述第二N型掺杂层之间，所述P型缓冲层的掺杂浓度介于所述第一N型掺杂层的掺杂浓度与所述第二P型掺杂层的掺杂浓度之间；形成于所述第一N型掺杂层与第二N型掺杂层之间的N型缓冲层，所述N型缓冲层的掺杂浓度介于所述第一N型掺杂层的掺杂浓度与所述P型缓冲层的掺杂浓度之间。
[0010]可选的，所述第一N型掺杂层的掺杂浓度小于2
×
10
15
/cm3，且所述第二P型掺杂层的掺杂浓度为3
×
10
17
/cm3～5
×
10
18
/cm3。
[0011]可选的，所述P型缓冲层的掺杂浓度为5
×
10
16
/cm3～3
×
10
17
/cm3。
[0012]可选的，所述第一P型掺杂层的掺杂浓度为1
×
10
15
/cm3～1
×
10
16
/cm3，且所述第一P型掺杂层的厚度小于0.5微米。
[0013]可选的，根据权利要求1所述的探测器，其特征在于，所述探测单元还包括：形成于所述第二N型掺杂层以及第二P型掺杂层上的正面介质层，所述正面介质层中形成有暴露所述第二N型掺杂层的接触孔，所述接触孔中形成有金属焊垫，所述金属焊垫与所述第二N型
掺杂层电连接。
[0014]可选的，所述探测器还包括外围电路，所述外围电路用于输出及读取所述探测单元的电子信号，所述外围电路包括重置晶体管和源极跟随晶体管，多个所述探测单元的金属焊垫并联至所述重置晶体管的源端和所述源极跟随晶体管的栅极。
[0015]基于本专利技术的另一方面，本实施例还提供一种探测器的制造方法，所述电子探测器包括探测单元，所述探测单元的制造方法包括：形成第一P型掺杂层、第一N型掺杂层、P型隔离层、第二N型掺杂层以及第二P型掺杂层，所述第一N型掺杂层形成于所述第一P型掺杂层的正面，所述P型隔离层环绕所述第一N型掺杂层，所述第二N型掺杂层以及第二P型掺杂层形成于所述第一N型掺杂层上，且所述第二P型掺杂层环绕所述第二N型掺杂层，所述第二P型掺杂层的掺杂浓度大于所述第一P型掺杂层的掺杂浓度，所述第二N型掺杂层的掺杂浓度大于所述第一N型掺杂层的掺杂浓度；其中，所述第一N型掺杂层和第二N型掺杂层作为所述探测单元的N端，所述第一P型掺杂层、第二P型掺杂层和P型隔离层作为所述探测单元的P端。
[0016]可选的，形成第一P型掺杂层、第一N型掺杂层、P型隔离层、第二N型掺杂层以及第二P型掺杂层的过程具体包括：提供一P型硅基衬底；在所述P型硅基衬底的正面外延形成所述第一P型掺杂层；在所述第一P型掺杂层的正面形成所述第一N型掺杂层；形成环绕所述第一N型掺杂层的所述P型隔离层；执行离子注入工艺以在所述第一N型掺杂层上分别形成所述第二N型掺杂层以及第二P型掺杂层；从所述P型硅基衬底的背面进行减薄直至暴露所述第一P型掺杂层。
[0017]可选的，形成第一P型掺杂层、第一N型掺杂层、P型隔离层、第二N型掺杂层以及第二P型掺杂层的过程具体包括：提供一P型硅基衬底；在所述P型硅基衬底的正面形成所述第一N型掺杂层；形成环绕所述第一N型掺杂层的所述P型隔离层；执行离子注入工艺以在所述第一N型掺杂层上分别形成所述第二N型掺杂层以及第二P型掺杂层；从所述P型硅基衬底的背面进行减薄，以暴露所述第一N型掺杂层；对所述第一N型掺杂层的背面执行离子注入工艺以形成所述第一P型掺杂层。
[0018]可选的，还包括：在所述第二N型掺杂层以及第二P型掺杂层上形成正面介质层，所述正面介质层中形成有暴露所述第二N型掺杂层的接触孔，并在所述接触孔中形成金属焊垫，所述金属焊垫与所述第二N型掺杂层电连接。
[0019]可选的，所述电子探测器还包括外围电路，所述外围电路用于输出及读取所述探测单元的电子信号，所述外围电路包括重置晶体管和源极跟随晶体管，多个所述探测单元的金属焊垫并联至所述重置晶体管的源端和所述源极跟随晶体管的栅极。
[0020]可选的，所述探测器包括多个呈整列排布的所述探测单元，多个所述探测单元的N端并联，多个所述探测单元的P端并联，所述探测单元呈六边形，相邻的探测单元的P型隔离层相互贴合。
[0021]综上所述，本专利技术提供的探测器及制造方法具有以下有益效果：在本专利技术的探测单元中，通过第一P型掺杂层及第一N型轻掺杂层(硅基)作为灵敏体积与入射电子作用产生信号电子，利用第一N型轻掺杂层收集信号电子，同时以第一N型轻掺杂层周围的P端(第一P型掺杂层及P型隔离层)耗尽第一N型掺杂层，并以此提高探测单元的探测速度和探测灵敏度，利用上述探测单元所组成的探测器即可实现探测能量在几电子伏特到几万电子伏特的
低能高速电子的探测；而且，上述探测器兼容于现有的CMOS工艺，有利于提高产品良率，且制造成本较低。
附图说明
[0022]本领域的普通技术人员应当理解，提供的附图用于更好地理解本专利技术，而不对本专利技术的范围构成任何限定。其中：
[0023]图1是本申请实施例提供的探测器的结构示意图。
[0024]图2是本申请实施例提供的的探测单元的俯视示意图；
[0025]图3是本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种探测器，其特征在于，包括探测单元，所述探测单元包括：第一P型掺杂层；形成于所述第一P型掺杂层的正面的第一N型掺杂层；环绕所述第一N型掺杂层的P型隔离层；形成于所述第一N型掺杂层上的第二N型掺杂层以及第二P型掺杂层，所述第二P型掺杂层环绕所述第二N型掺杂层，所述第二P型掺杂层的掺杂浓度大于所述第一P型掺杂层的掺杂浓度，所述第二N型掺杂层的掺杂浓度大于所述第一N型掺杂层的掺杂浓度；所述第一N型掺杂层和第二N型掺杂层作为所述探测单元的N端，所述第一P型掺杂层、第二P型掺杂层和P型隔离层作为所述探测单元的P端。2.根据权利要求1所述的探测器，其特征在于，所述探测器包括多个呈整列排布的所述探测单元，多个所述探测单元的N端并联，多个所述探测单元的P端并联。3.根据权利要求2所述的探测器，其特征在于，所述探测单元呈六边形，相邻的探测单元的P型隔离层相互贴合。4.根据权利要求1所述的探测器，其特征在于，所述探测单元还包括：形成于所述第一N型掺杂层上的P型缓冲层，所述P型缓冲层位于所述第二P型掺杂层与所述第二N型掺杂层之间，所述P型缓冲层的掺杂浓度介于所述第一N型掺杂层的掺杂浓度与所述第二P型掺杂层的掺杂浓度之间；形成于所述第一N型掺杂层与第二N型掺杂层之间的N型缓冲层，所述N型缓冲层的掺杂浓度介于所述第一N型掺杂层的掺杂浓度与所述P型缓冲层的掺杂浓度之间。5.根据权利要求4所述的探测器，其特征在于，所述第一N型掺杂层的掺杂浓度小于2
×
10
15
/cm3，且所述第二P型掺杂层的掺杂浓度为3
×
10
17
/cm3～5
×
10
18
/cm3。6.根据权利要求5所述的探测器，其特征在于，所述P型缓冲层的掺杂浓度为5
×
10
16
/cm3～3
×
10
17
/cm3。7.根据权利要求5所述的探测器，其特征在于，所述第一P型掺杂层的掺杂浓度为1
×
10
15
/cm3～1
×
10
16
/cm3，且所述第一P型掺杂层的厚度小于0.5微米。8.根据权利要求1所述的探测器，其特征在于，所述探测单元还包括：形成于所述第二N型掺杂层以及第二P型掺杂层上的正面介质层，所述正面介质层中形成有暴露所述第二N型掺杂层的接触孔，所述接触孔中形成有金属焊垫，所述金属焊垫与所述第二N型掺杂层电连接。9.根据权利要求8所述的探测器，其特征在于，所述探测器还包括外围电路，所述外围电路用于输出及读取所述探测单元的电子信号，所述外围电路包括重置晶体管和源极跟随晶体管，...

【专利技术属性】
技术研发人员：孙德明，
申请(专利权)人：上海集成电路装备材料产业创新中心有限公司，
类型：发明
国别省市：