堆叠芯片与堆叠芯片的测试方法技术

本申请提供了一种堆叠芯片与堆叠芯片的测试方法，该堆叠芯片包括多个芯片，多个芯片至少包括第一芯片，第一芯片包括至少一个输入输出接口，输入输出接口的一端用于接收测试机台发出的至少一组测试信号，多个输入输出接口的另一端分别与多个芯片的测试模块电连接，其中，输入输出接口输出的一组测试信号输入至对应的测试模块，且各测试模块都与至少一个输入输出接口连接，从而只需要一个测试机台向第一芯片的输入输出接口输入多组测试信号，就可以同时对多个芯片进行测试。本申请的方案可以降低测试成本，保证了测试效率较高，从而解决了现有技术中的堆叠芯片中的多个芯片需要多个测试机台导致资源消耗较大的问题。测试机台导致资源消耗较大的问题。测试机台导致资源消耗较大的问题。

【技术实现步骤摘要】
堆叠芯片与堆叠芯片的测试方法


[0001]本申请涉及堆叠芯片测试领域，具体而言，涉及一种堆叠芯片与堆叠芯片的测试方法。

技术介绍

[0002]芯片测试工艺属于半导体产业的关键领域，芯片测试包括晶圆测试，主要目的是将晶圆中的不良芯片挑选出来。在晶圆测试过程中需要对芯片进行电性能测试，以确保在封装之前，晶圆上的芯片是合格产品。
[0003]三维堆叠平台是一种通过hybrid bonding(混合键合)技术把逻辑芯片和存储芯片连接起来，以实现近存运算的一种技术。该平台主要由逻辑芯片、存储芯片以及连接层这三部分组成。与单一的逻辑(或存储)芯片相比，三维堆叠平台内部同时包含有逻辑芯片和存储芯片，因此，进行电性能测试时，需要将其内部的逻辑芯片和存储芯片全部覆盖。
[0004]目前，常见的测试方法对逻辑或存储芯片的测试是相互独立的，主要通过在逻辑芯片以及存储芯片内分别设计测试模块的方式，利用相应测试机台通过相应引脚下发测试激励，激活测试模块，从而完成对逻辑芯片或存储芯片的电性能测试，原理图如图1所示。
[0005]在实际测试过程中，需本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠芯片，其特征在于，所述堆叠芯片包括多个芯片，多个所述芯片至少包括第一芯片，所述第一芯片包括至少一个输入输出接口，所述输入输出接口的一端用于接收测试机台发出的至少一组测试信号，多个所述输入输出接口的另一端分别与多个所述芯片的测试模块电连接，其中，所述输入输出接口输出的一组所述测试信号输入至对应的所述测试模块。2.根据权利要求1所述的堆叠芯片，其特征在于，各所述测试模块集成在所述芯片中。3.根据权利要求2所述的堆叠芯片，其特征在于，所述测试模块一一对应地集成在对应的所述芯片内，所述输入输出接口的另一端与其他测试模块电连接，所述其他测试模块为除测试所述第一芯片的所述测试模块之外的其他所述测试模块。4.根据权利要求2所述的堆叠芯片，其特征在于，各所述测试模块集成在所述第一芯片内，其他测试模块与对应的所述芯片电连接，所述其他测试模块为除测试所述第一芯片的所述测试模块之外的其他所述测试模块。5.根据权利要求3或4中所述的堆叠芯片，其特征在于，所述第一芯片包括第一多路选择器，所述第一多路选择器包括各所述输入输出接口，所述第一多路选择器还包括多个输出接口，所述输出接口与所述输入输出接口的另一端连接，多个所述输出接口分别与多个所述测试模块的输入端连接，所述第一多路选择器用于对所述测试信号进行判断，并将所述测试信号发送至对应的所述测试模块。6.根据权利要求3或4中所述的堆叠芯片，其特征在于，所述第一芯片还包括第二多路选择器，所述第二多路选择器的一端与所述其他测试模块连接，所述第二多路选择器的另一端与其他芯片连接，所述第二多路选择器用于对所述其他测试模块接收到的所述测试信号进行判断，并将所述测试信号发送至对应的所述其他芯片，所述其他芯片为除所述第一芯片之外的所述芯片。7.根据权利要求1至4中任意一项所述的堆叠芯片，其特征在于，所述第一芯片的测试模块选自以下至少之一：BSC测试...

【专利技术属性】
技术研发人员：左丰国，王玉冰，李岩，刘琦，韩洋，邱锋波，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：