具有芯片插针式柱凸块的集成电路制造技术

本实用新型专利技术公开一种具有芯片插针式柱凸块的集成电路，以插针式柱凸块作为电极引脚，所述插针式柱凸块包括基板和铜针脚，所述基板上采用阵列的方式设置有若干的安装孔；所述铜针脚插装于所述安装孔，且与安装孔过盈配合；所述铜针脚直径在0.12

【技术实现步骤摘要】
具有芯片插针式柱凸块的集成电路


[0001]本技术涉及芯片制造
，尤其是指一种具有芯片插针式柱凸块的集成电路。

技术介绍

[0002]芯片上都会设置针脚用于芯片和电路板连接。传统的针脚形成需要经初始结构
→
金属层溅射
→
涂胶
→
显影
→
铜凸电镀
→
去胶
→
金属层蚀刻
→
回流的流程。传统芯片制造中将针脚焊接在芯片的引脚或端子上，这种针脚和芯片的连接方式需要经过多个工序，工艺成本高昂，技术难度大。

技术实现思路

[0003]有鉴于此，本技术针对现有技术存在之缺失，其主要目的是提供一种具有芯片插针式柱凸块的集成电路，其铜针脚与芯片的连接简单，所需工序较少，从而克服现有技术的不足。
[0004]为实现上述目的，本技术采用如下之技术方案：
[0005]本申请提供一种具有芯片插针式柱凸块的集成电路，包括
[0006]集成电路:有多层叠层结构，每层叠层结构均有引脚，引脚通过引出导体引至集成电路之底面暴露；
[0007]插针式柱凸块:叠置于所述集成电路之底层，所述插针式柱凸块包括基板和铜针脚，所述基板上采用阵列的方式设置有若干的安装孔；所述铜针脚插装于所述安装孔，且与安装孔过盈配合；所述铜针脚直径在0.12
‑
0.2mm之间；相邻两铜针脚之间的针距在0.24
‑
0.4之间；各铜针脚与所述引出导体电性连接；
[0008]封装体：封装体将所述集成电路和插针式柱凸块封装。
[0009]优选的，所述基板的长度L1介于3
‑
12mm之间，所述基板的宽度W1介于2
‑
10mm之间，所述基板的厚度T1介于0.2
‑
0.35mm之间。
[0010]优选的，所述安装孔采用格栅阵列的方式排列。
[0011]优选的，铜针脚的总长度L2介0.4
‑
0.6mm之间；其中铜针脚的一端从基板凸出的长度L3介于0.1
‑
0.2mm，铜针脚的另外一端从基板凸出的长度L4介于0.03
‑
0.1mm之间。
[0012]优选的，所述铜针脚的一端向另一端逐渐变小。
[0013]优选的，所述铜针脚的其中一端为尖头，铜针脚的另一端为连接面。
[0014]优选的，所述封装体之间设置有绝缘层。
[0015]优选的，所述封装体为塑封层。
[0016]一种具有芯片插针式柱凸块的集成电路，以插针式柱凸块作为电极引脚，所述插针式柱凸块包括基板和铜针脚，所述基板上采用阵列的方式设置有若干的安装孔；所述铜针脚插装于所述安装孔，且与安装孔过盈配合；所述铜针脚直径在0.12
‑
0.2mm之间；相邻两铜针脚之间的针距在0.24
‑
0.4之间。
[0017]本技术与现有技术相比具有明显的优点和有益效果，具体而言，由上述技术方案可知，所述具有芯片插针式柱凸块的集成电路包括基板、封装体、集成电路芯片、铜针脚。封装体内设置集成电路芯片。多层封装体之间采用叠层的方式设置。引出导体一端连接集成电路芯片的引脚，然后引出导体的另一端在最底层所述封装体的底面暴露。铜针脚插在基板，然后基板与最底层的封装体结合在一起使得铜针脚与引出导体连接，从而将铜针脚和集成电路芯片连接在一起，使得铜针脚的连接工艺变得简单，降低了成本。
[0018]尤其是：铜针脚的直径在0.12
‑
0.2mm之间；相邻两铜针脚之间的针距在0.24
‑
0.4之间。由于铜针脚的尺寸都非常小，且针距也非常窄，因此在一块小尺寸的基板上可以插很多铜针脚。又因为这种密集的小尺寸结构，使之能很好的适应芯片的尺寸结构。
[0019]又因为铜针脚采用过盈配合的方式装配在基板，铜针脚的一端向另一端逐渐变小，使得基板和最底层的封装体结合在一起的时候铜针脚能与引出导体连接紧密，且不容易松动。
[0020]为更清楚地阐述本技术的结构特征和功效，下面结合附图与具体实施例来对本技术进行详细说明。
附图说明
[0021]图1是本技术之实施例的基板示意图。
[0022]图2是本技术之实施例的基板和铜针脚组合示意图。
[0023]图3是本技术之实施例的剖面示意图。
[0024]附图标识说明：
[0025]10、基板
ꢀꢀꢀꢀ
11、封装体
ꢀꢀꢀꢀ
12、集成电路芯片
[0026]13、引脚
ꢀꢀꢀꢀ
14、引出导体
ꢀꢀ
15、安装孔
[0027]16、铜针脚
ꢀꢀ
17、绝缘层
ꢀꢀꢀꢀ
18、长边
[0028]19、宽边。
具体实施方式
[0029]请参照图1至图3所示，其显示出了本技术之较佳实施例的具体结构，是一种具有芯片插针式柱凸块的集成电路。
[0030]其中，基板10插有铜针脚16。基板10与封装体11封装在一起，使得铜针脚16与引出导体14连接在一起，替代了传统的针脚连接工艺，使得铜针脚16与集成电路芯片12的连接工艺变得简单，降低了成本。
[0031]本申请提供一种具有芯片插针式柱凸块的集成电路，包括基板10和至少一层封装体11；所述封装体11采用叠层的方式设置，且每层所述封装体11内设置有集成电路芯片12；所述集成电路芯片12上设置有引脚13；引出导体14一端连接所述引脚13，所述引出导体14的另一端在最底层所述封装体11的底面暴露；所述基板10上采用阵列的方式设置有若干的安装孔15；铜针脚16过盈配合地设置在所述安装孔15之中，且所述铜针脚16的两端分别从基板10上凸出；所述基板10与最底层的所述封装体11封装在一起，使得铜针脚16的一端与引出导体14连接在一起。优选的，所述基板10为PA46材料制作的配件。PA46(聚己二酰丁二胺)是一种具有高熔点和高结晶度的新型聚酰胺树脂，很适合集成电路芯片12的高温使用
环境。集成电路芯片12设置在封装体11内。优选的，所述封装体11为塑封层，塑封装为可研磨的、绝缘的、便于打磨的塑料。封装体11之间设置有绝缘层17，可以提高封装体11之间的绝缘性。其中，绝缘层17的材料优选为环氧树脂。底层的封装体11上设置有凹槽，凹槽放置集成电路芯片12的放置。底层集成电路芯片12的上表面上设置有引脚13，其他层的集成电路芯片12上的顶面和底面都可以设置引脚13。引脚13连接在对应的引出导体14上。引出导体14的下端在可以贴合在底层的封装体11的底面上，也可以是引出导体14一体成型在封装体11，然后通过打磨而露出连接位置。封装体11之间在堆叠的时候集成电路芯片12连接对应的引出导体14上端。所述基板10与最底层的所述封装体11封装在一起本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有芯片插针式柱凸块的集成电路，其特征在于：包括集成电路:有多层叠层结构，每层叠层结构均有引脚，引脚通过引出导体引至集成电路之底面暴露；插针式柱凸块:叠置于所述集成电路之底层，所述插针式柱凸块包括基板和铜针脚，所述基板上采用阵列的方式设置有若干的安装孔；所述铜针脚插装于所述安装孔，且与安装孔过盈配合；所述铜针脚直径在0.12
‑
0.2mm之间；相邻两铜针脚之间的针距在0.24
‑
0.4之间；各铜针脚与所述引出导体电性连接；封装体：封装体将所述集成电路和插针式柱凸块封装。2.根据权利要求1所述的具有芯片插针式柱凸块的集成电路，其特征在于：所述基板的长度L1介于3
‑
12mm之间，所述基板的宽度W1介于2
‑
10mm之间，所述基板的厚度T1介于0.2
‑
0.35mm之间。3.根据权利要求1所述的具有芯片插针式柱凸块的集成电路，其特征在于：所述安装孔采用格栅阵列的方式排列。4.根据权利要求1所述的具有芯片插针式柱凸块的集成电路，其特征在于：铜针脚的总长度L2介...

【专利技术属性】
技术研发人员：韦美军，
申请(专利权)人：东莞市展钢实业有限公司，
类型：新型
国别省市：