差分对管保护电路制造技术

本发明专利技术公开了一种差分对管保护电路，所涉及的第一输入差分对管具有第一输入端和第二输入端，包括：输入钳位电路以及控制电路。输入钳位电路包括相连的钳位电路和开关单元，开关单元在第一输入端和第二输入端上的输入电压差值超过设定阈值时快速响应并通过钳位电路将第一输入端和第二输入端钳位；控制电路产生用于控制开关单元进行响应的控制电压，控制电压随第一输入端和第二输入端上的输入电压差值的变化而变化。根据本发明专利技术实施方式的差分对管保护电路，通过设置输入钳位电路对第一输入差分对管的第一输入端和第二输入端进行钳位，同时通过控制电路对输入钳位电路进行控制，可在较小输入漏电流的同时提高输入保护电路的响应速度。响应速度。响应速度。

【技术实现步骤摘要】
差分对管保护电路


[0001]本专利技术是关于集成电路领域，特别是关于一种差分对管保护电路。

技术介绍

[0002]差分对管作为输入级在运算放大器(OPAMP)和比较器(Comparator)中被广泛应用。由于半导体工艺，输入差分电压VINP、VINN之间的电压差值过大会导致器件老化和输入失调电压恶化。常用的差分对管保护电路是在输入差分电压VINP、VINN的输入端口并联正向与反向的二极管，当输入差分电压VINP、VINN之间的电压差值超过二极管阈值电压时，二极管导通并将电压差值钳位在阈值电压，但是该方法会产生较大的输入漏电流。专利(CN201510314651.2)公开的一种差分对管的保护电路，该保护电路加入了一对NMOS管开关，NMOS管开关工作在弱导通状态可以减小输入漏电流，但是对于输入信号的响应速度受限，难以在高速比较器与放大器中应用。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本专利技术的目的在于提供一种差分对管保护电路，其响应速度快，能够在高速比较器与放大器中应用。
[0005]为实现上述目的，本专利技术的实施例提供了一种差分对管保护电路，所涉及的第一输入差分对管具有第一输入端AINP和第二输入端AINN，所述保护电路包括：输入钳位电路以及控制电路。
[0006]输入钳位电路包括相连的钳位电路和开关单元，所述开关单元在第一输入端AINP和第二输入端AINN上的输入电压差值超过设定阈值时进行快速响应并通过所述钳位电路将第一输入端AINP和第二输入端AINN进行钳位；控制电路产生用于控制所述开关单元进行响应的控制电压，所述控制电压随第一输入端AINP和第二输入端AINN上的输入电压差值的变化而变化。
[0007]在本专利技术的一个或多个实施方式中，所述开关单元包括两组开关管组，所述开关管组分别由所述控制电路产生的第一控制电压VB1和第二控制电压VB2控制，每组所述开关管组对应与所述第一输入端AINP和第二输入端AINN连接以及连接所述钳位电路的两端。
[0008]在本专利技术的一个或多个实施方式中，所述开关管组包括第一开关管组和第二开关管组，所述第一开关管组包括漏极相连且连接第一输入电压VINP、源极相连且连接钳位电路的一端以及所述第一输入端AINP的第一主开关管和第一辅助开关管，所述第二开关管组包括漏极相连且连接第二输入电压VINN、源极相连且连接钳位电路的另一端以及所述第二输入端AINN的第二主开关管和第二辅助开关管，所述第一主开关管和第二主开关管的栅极均连接第二控制电压VB2，所述第一辅助开关管和第二辅助开关管的栅极均连接第一控制电压VB1。
[0009]在本专利技术的一个或多个实施方式中，所述第一主开关管的导电沟道的宽长比大于第一辅助开关管的导电沟道的宽长比，所述第二主开关管的导电沟道的宽长比大于第二辅助开关管的导电沟道的宽长比。
[0010]在本专利技术的一个或多个实施方式中，所述控制电路包括第二输入差分对管、分压电路和升压电路，所述第二输入差分对管具有两个分别连接所述第一输入端AINP和第二输入端AINN的输入端，所述分压电路用于产生所述第一控制电压VB1和第二控制电压VB2，所述升压电路用于在所述第一输入端AINP和第二输入端AINN上的输入电压差值变化时，使得所述第一控制电压VB1和第二控制电压VB2产生变化。
[0011]在本专利技术的一个或多个实施方式中，所述第二输入差分对管包括两个源极相连且与分压电路和升压电路连接、漏极相连并接地的第一PMOS管，所述第一PMOS管的栅极分别对应连接第一输入端AINP和第二输入端AINN。
[0012]在本专利技术的一个或多个实施方式中，所述第一PMOS管的漏极通过第三电流源接地。
[0013]在本专利技术的一个或多个实施方式中，所述分压电路包括串联的第一电阻R1和第二电阻R2，所述第一电阻R1的另一端连接电源VDD以及所述升压电路的一端且同时输出所述第一控制电压VB1，所述第二电阻R2的另一端连接所述升压电路的另一端以及第二输入差分对管，所述第一电阻R1和第二电阻R2相连的一端同时输出第二控制电压VB2，所述第一控制电压VB1＝VB2+I*R1，其中，I为流过第一电阻R1的电流。
[0014]在本专利技术的一个或多个实施方式中，所述第一电阻R1与电源VDD之间连接有第二电流源。
[0015]在本专利技术的一个或多个实施方式中，所述第一输入差分对管包括两个源极相连且通过第一电流源与电源VDD连接的第二PMOS管，所述第二PMOS管的栅极对应形成所述第一输入端AINP和第二输入端AINN。
[0016]与现有技术相比，根据本专利技术实施方式的差分对管保护电路，通过输入钳位电路对第一输入差分对管的第一输入端AINP和第二输入端AINN进行钳位，同时通过控制电路对输入钳位电路进行控制，可在较小输入漏电流的同时提高保护电路的响应速度。
附图说明
[0017]图1是根据本专利技术一实施方式的差分对管保护电路的电路原理图。
具体实施方式
[0018]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。
[0019]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0020]实施例1
[0021]如图1所示，一种差分对管保护电路，所涉及的第一输入差分对管10具有第一输入端AINP和第二输入端AINN，保护电路包括：与第一输入差分对管10的第一输入端AINP和第
二输入端AINN相连的控制电路20和输入钳位电路30。
[0022]输入钳位电路30包括相连的钳位电路和开关单元31，开关单元31在第一输入端AINP和第二输入端AINN上的输入电压差值超过设定阈值时进行快速响应并通过钳位电路将第一输入端AINP和第二输入端AINN进行钳位；控制电路20产生用于控制开关单元31进行响应的控制电压，控制电压随第一输入端AINP和第二输入端AINN上的输入电压差值的变化而变化。
[0023]如图1所示，第一输入差分对管10包括两个源极相连的第二PMOS管M3、M4，第二PMOS管M3、M4的栅极对应形成第一输入端AINP和第二输入端AINN。第一输入差分对管10还包括连接于电源VDD以及第二PMOS管M3、M4源极之间的第一电流源Is1。
[0024]如图1所示，控制电路20包括第二输入差分对管、分压电路和升压电路。
[0025]其中，第二输入差分对管具有两个分别连接第一输入端AINP和第二输入端AINN的输入端。分压电路用于产生第一控制电压VB1和第二控制电压VB2。升压电路用于在第一输入端AINP和第二输入端AINN上的输入电压差值变化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分对管保护电路，所涉及的第一输入差分对管，具有第一输入端AINP和第二输入端AINN，其特征在于，所述保护电路包括：输入钳位电路，包括相连的钳位电路和开关单元，所述开关单元在第一输入端AINP和第二输入端AINN上的输入电压差值超过设定阈值时进行快速响应并通过所述钳位电路将第一输入端AINP和第二输入端AINN进行钳位；以及控制电路，产生用于控制所述开关单元进行响应的控制电压，所述控制电压随第一输入端AINP和第二输入端AINN上的输入电压差值的变化而变化。2.如权利要求1所述的差分对管保护电路，其特征在于，所述开关单元包括两组开关管组，所述开关管组分别由所述控制电路产生的第一控制电压VB1和第二控制电压VB2控制，每组所述开关管组对应与所述第一输入端AINP和第二输入端AINN连接以及连接所述钳位电路的两端。3.如权利要求2所述的差分对管保护电路，其特征在于，所述开关管组包括第一开关管组和第二开关管组，所述第一开关管组包括漏极相连且连接第一输入电压VINP、源极相连且连接钳位电路的一端以及所述第一输入端AINP的第一主开关管和第一辅助开关管，所述第二开关管组包括漏极相连且连接第二输入电压VINN、源极相连且连接钳位电路的另一端以及所述第二输入端AINN的第二主开关管和第二辅助开关管，所述第一主开关管和第二主开关管的栅极均连接第二控制电压VB2，所述第一辅助开关管和第二辅助开关管的栅极均连接第一控制电压VB1。4.如权利要求3所述的差分对管保护电路，其特征在于，所述第一主开关管的导电沟道的宽长比大于第一辅助开关管的导电沟道的宽长比，所述第二主开关管的导电沟道的宽长比大于第二辅助开关管的导电沟道的宽长比。5.如权利要求2所...

【专利技术属性】
技术研发人员：韩佩卿，张睿，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：发明
国别省市：