一种应用于高速数字隔离器的发送-接收电路制造技术

本发明专利技术公开一种应用于高速数字隔离器的发送

【技术实现步骤摘要】
一种应用于高速数字隔离器的发送
‑
接收电路


[0001]本专利技术涉及数字隔离器
，特别涉及一种应用于高速数字隔离器的发送
‑
接收电路。

技术介绍

[0002]传统的脉冲极性调制架构，发送端中包含边沿检测电路，检测输入信号的边沿，转换成流过耦合电感初级侧的电流脉冲I
TX
，并在耦合电感次级侧产生电压脉冲V
RX
，电压脉冲V
RX
的幅值与电流脉冲I
TX
随时间的变化率成正比，即：
[0003][0004]接收端将V
RX
转换为边沿信号，还原输入信号IN。发送端边沿检测电路控制I
TX
快速上升，缓慢下降。V
RX
则表现高幅值窄脉冲信号，之后跟随一个低幅值宽反向脉冲。为避免接收端将反向脉冲误判为信号脉冲，造成解码错误，通常在接收端设值合适的门限电压，滤除反向脉冲。
[0005]若门限电压设置过高接近信号脉冲，信号脉冲可能会无法被接收端正确识别。因此门限电压要尽可能小于信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于高速数字隔离器的发送
‑
接收电路，其特征在于，包括发送端、片上耦合电感和接收端；其中所述片上耦合电感包括耦合电感初级侧A端、B端和耦合电感次级侧C端、D端；所述发送端对输入逻辑信号进行编码并产生脉冲电流驱动所述片上耦合电感的初级侧A端、B端；所述片上耦合电感用于信号的隔离传输，在初级侧A端、B端产生的电流脉冲可在次级侧C端、D端感应产生脉冲电压；所述接收端对所述片上耦合电感的次级侧C端、D端脉冲电压解码和对输入逻辑信号的恢复。2.如权利要求1所述的应用于高速数字隔离器的发送
‑
接收电路，其特征在于，所述发送端包括驱动电路P_DRV1，P_DRV2，N_DRV1和N_DRV2，驱动MOS管MP1，MP2，MN1和MN2；所述驱动电路P_DRV1，P_DRV2，N_DRV1和N_DRV2的输入端同时接入逻辑信号IN；所述驱动电路P_DRV1的输出端与驱动PMOS管MP1的栅极相连；所述驱动电路N_DRV1的输出端与驱动NMOS管MN1的栅极相连；所述驱动电路P_DRV2的输出端与驱动PMOS管MP2的栅极相连；所述驱动电路N_DRV2的输出端与驱动NMOS管MN2的栅极相连；驱动PMOS管MP1和MP2的源极均接VDD，驱动NMOS管MN1和MN2的源极均接地；PMOS管MP1的漏极和NMOS管MN1的漏极均接耦合电感初级侧A端；PMOS管MP2的漏极和NMOS管MN2的漏极均接耦合电感初级侧B端。3.如权利要求1所述的应用于高速数字隔离器的发送
‑
接收电路，其特征在于，所述接收端包括低噪声放大器LNA1、LNA2，比较器COMP1、COMP2和双稳态电路；所述低噪声放大器LNA1的正相端V
IN+
和所述低噪声放大器LNA2的负相端V
IN
‑
均接耦合电感次级侧C端，所述低噪声放大器LNA1的负相端V
IN
‑
和所述低噪声放大器LNA2的正相端V
IN+
均接耦合电感次级侧D端；所述低噪声放大器LNA1的正相输出端V
O1﹢
接入所述比较器COMP1的正相输入端；所述低噪声放大器LNA1的负相输出端V
O1
‑
接入所述比较器COMP1的负相输入端；所述低噪声放大器LNA2的正相输出端V
O2﹢
接入所述比较器COMP2的正相输入端；所述低噪声放大器LNA2的负相输出端V
O2
‑
接入所述比较器COMP2的负相输入端；所述比较器COMP1和所述比较器COMP2分别输出栅极控制信号V
G1
和V
G2
...

【专利技术属性】
技术研发人员：季禹坤，邓玉清，李飞，肖培磊，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：