GAA结构的异质结双极晶体管及其制备方法技术

本发明专利技术提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。速和低噪声的优异性能。速和低噪声的优异性能。

【技术实现步骤摘要】
GAA结构的异质结双极晶体管及其制备方法


[0001]本专利技术涉及半导体集成电路领域，特别是涉及GAA结构的异质结双极晶体管及其制备 方法。

技术介绍

[0002]半导体集成电路技术的发展史本质就是晶体管尺寸的缩小史，从上世纪七十年代的 10μm平面结构，到2012年的22nm
‑
FinFET三维结构，再到5nm
‑
FinFET一步步遵循着摩尔 定律。而在5nm之后FinFET结构很难满足晶体管所需要的静电控制，2019年，三星明确 表示在下一个技术节点3nm将应用全环绕栅极场效应晶体管(Gate
‑
All
‑
Around FET)技术。
[0003]新的GAA结构可实现对场效应晶体管沟道更好的控制，因为栅极与沟道的接触面积更 大，从FinFET结构的三面接触增加为GAA结构的四面接触，这将减小栅极长度也就是器件 特征尺寸。
[0004]数字集成电路和模拟集成电路性能的提升，主要是依靠晶体管尺寸的缩小、新型的器 件结构或新的半导体材料，后者主要是由双极结型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GAA结构的异质结双极晶体管的制备方法，其特征在于：其包括如下步骤：步骤一，在衬底上方形成SiGe第一牺牲层和Si半导体纳米片层交错的堆叠结构，半导体纳米片层为n型Si材料，对SiGe/Si/SiGe的堆叠结构进行刻蚀，形成第二牺牲层和集电区；步骤二，在SiGe/Si/SiGe的堆叠结构上方形成虚拟栅，在虚拟栅上淀积Si3N4硬掩膜层；步骤三，对第二牺牲层从Y方向的两侧进行侧向刻蚀，形成第三牺牲层并在在器件表面淀积SiO2第一支撑层；步骤四，在所述SiO2第一支撑层上方淀积第一SiON层，并使器件平面化；步骤五，对器件表面向下进行各向异性刻蚀，以虚拟栅为刻蚀停止层，形成SiO2第二支撑层和第二SiON层；步骤六，去除虚拟栅和其表面的SiO2、SiON形成第一凹槽，接着采用选择性横向刻蚀去除第一凹槽内第三牺牲层的一部分，形成第四牺牲层，使位于第一凹槽内的集电区悬于衬底上方，并使其圆角化，形成剖面图为跑道状结构；步骤七，在第一凹槽中淀积SiO2第一绝缘层，接着对器件进行平面化；步骤八，旋涂一层光刻胶，光刻将掩膜版上的图形转移到器件表面，刻蚀形成第二凹槽和第三凹槽，形成第三SiON层，去除第四牺牲层，使位于第二凹槽和第三凹槽的集电区部分悬于衬底上方，并使其圆角化，形成剖面跑道形状的结构，然后在800℃～1200℃的温度下进行氢退火；步骤九，在位于第二凹槽和第三凹槽的集电区周围，外延生长基区；步骤十，去除光刻胶，在第二凹槽和第三凹槽淀积SiO2，器件平面化后，刻蚀和光刻形成第四凹槽和第五凹槽，集电区和基区部分悬于衬底上方，未被去除的SiO2与第三支撑层共同形成第四支撑层；步骤十一，在位于第四凹槽和第五凹槽的基区周围，外延生长形成发射区，去除第三SiON层接着再次淀积SiO2，并采用CMP方法使器件平面化，此步骤淀积的SiO2与前步骤中起支撑作用和绝缘作用的SiO2共同形成第二绝缘层；步骤十二，表面淀积高应力的Si3N4覆盖层，在其表面分别刻蚀出集...

【专利技术属性】
技术研发人员：周春宇，李作为，张静，包建辉，尚建蕊，徐超，孙继浩，王冠宇，
申请(专利权)人：燕山大学，
类型：发明
国别省市：