一种印制线路板的减铜工艺制造技术

本发明专利技术公开了一种印制线路板的减铜工艺，为：（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜；（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；（3）对曝光后的干膜进行显影，去除不需要的干膜部分；（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜；（5）将减铜后的基板上的干膜完全去除；（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；（7）重复步骤（2）

【技术实现步骤摘要】
一种印制线路板的减铜工艺


[0001]本专利技术涉及一种印制线路板的制作工艺，具体涉及一种印制线路板的减铜工艺。

技术介绍

[0002]PCB印制线路板生产过程中，为保证孔铜厚度影响面铜控制实现精细线路制作是当前PCB趋势。目前印制线路板产品生产中，常规的减铜方法，是仅盖孔进行减铜。随着大数据5G时代的到来，像服务器，BBU等产品设计的PCB线路越来越密集；且厚径比越来越大但为可靠性的保证，孔铜也要求越来越高，带动面铜厚度也越来越高。因此，为保证精细线路的制作目前使用的减铜制作方法存在一定的弊端：1.大铜面达成后，密集孔区会面铜不足，如保密集孔区达标，反之大铜面超标；2.给后制作程磨板与图形转移都会带来良率风险。针对以上，提出一种提升印制线路板减铜方式。

技术实现思路

[0003]本专利技术所要解决的技术问题是，克服现有技术的缺点，提供一种印制线路板的减铜工艺，该工艺简单易行，调整整体铜厚的均匀性，满足了减铜后面铜管控标准，同时让后制程的精细线路制作也得到满足。
[0004]为了解决以上技术问题，本专利技术提供一种印制线路板的减铜工艺，具体包括以下步骤：（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：对基板的密集孔区所述减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5
‑
1.5mm；（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；（3）对曝光后的干膜进行显影，去除不需要的干膜部分；（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜；（5）将减铜后的基板上的干膜完全去除；（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；（7）重复步骤（2）
‑
（5）再次进行曝光、显影、减铜、去膜；（8）打磨使得孔环处铜层与面铜的高度一致。
[0005]本专利技术进一步限定的技术方案是：进一步的，前述印制线路板的减铜工艺中，在整版镀铜前还包括在基板外层钻孔，以及在基板表面及钻孔中沉铜。
[0006]前述印制线路板的减铜工艺中，减铜后整体面铜被刻蚀至25
‑
28μm厚度。
[0007]前述印制线路板的减铜工艺中，步骤（5）干膜去除后将基板进行清洗和干燥，干燥
时间1
‑
2min，干燥温度为80
‑
90℃。
[0008]本专利技术的有益效果是：本专利技术在第一次压干膜时对干膜进行了设计，设计减铜图形干膜，使其在基板的密集孔区，减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5
‑
1.5mm，这个尺寸是密集孔区(如BGA/QFP等)至大铜面区域或稀疏区铜厚明显变化的一个区间，根据整个干膜盖基板大0.5
‑
1.5mm，可以有效保护密集孔区域的面铜不被咬噬。
[0009]本专利技术采用两次压干膜结合，第一次整体压干膜，第二次仅掩盖孔，第一次是用调整局部与最薄处的r值，调整整体铜厚的均匀性；第二次是降低整体的铜厚，保证整体线宽的制作，两次压干膜减铜可以保证均匀性。
[0010]密集孔区域与大铜面差异均无法满足后制程精细线路制作时，与正常为盖孔减铜方式搭配使用，保证后制作精细线路制作，满足客户需求。
附图说明
[0011]图1为本专利技术实施例中设计的减铜图形干膜盖在密集孔区时的结构示意图。
具体实施方式
[0012]实施例1本实施例提供的一种印制线路板的减铜工艺，具体包括以下步骤：（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：如图1所示，对基板的密集孔区减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔大1mm；（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；（3）对曝光后的干膜进行显影，去除不需要的干膜部分；（4）将显影后的基板上不需要的面铜去除10μm，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜，面铜整体在35+/
‑
3μm；（5）将减铜后的基板上的干膜完全去除；（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；（7）重复步骤（2）
‑
（5）再次进行曝光、显影、减铜、去膜；（8）打磨使得孔环处铜层与面铜的高度一致在25+/
‑
3μm。
[0013]注意外层线路的制作，干膜减铜的分界线不要在线路上，要进行避让，防止影响造成面铜阶梯，从而影响信号线或阻抗线的传输。
[0014]在本实施例中，注意外层线路区的避让，防止铜面高低差对信号影响。
[0015]在本实施例中，在整版镀铜前还包括在基板外层钻孔，以及在基板表面及钻孔中沉铜。
[0016]在本实施例中，减铜后整体面铜被刻蚀至25
‑
28μm厚度。
[0017]在本实施例中，步骤（5）干膜去除后将基板进行清洗和干燥，干燥时间1
‑
2min，干燥温度为80
‑
90℃。
[0018]根据使用铜厚量测仪或破坏性切片法，来确认密集孔区域35μm与大铜面或稀疏孔
区的面铜厚度48μm，用本专利技术此减铜工艺，将大铜面或稀疏区的面铜控制在与密集孔铜厚要求的R值5μm内，减铜作业10μm；再进行二次盖孔铜，减整体面铜作业，将整体面铜减至25μm，保证了整板面铜差异，这样制作出来的3mil线路均在3+/
‑
0.3mil公差之内。
[0019]本专利技术通过设计一种印制线路板减铜工艺，实现了高厚径比14：1以上，孔铜25μm平均的板，满足了减铜后面铜管控标准，同时让后制程的精细线路制作也得到满足。提升此类要求一次品质良率在80%以上，且为原制作结果返工打磨节约了约60%工步的制作时间。
[0020]除上述实施例外，本专利技术还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本专利技术要求的保护范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种印制线路板的减铜工艺，其特征在于，具体包括以下步骤：（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：对基板的密集孔区所述减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5
‑
1.5mm；（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；（3）对曝光后的干膜进行显影，去除不需要的干膜部分；（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜；（5）将减铜后的基板上的干膜完全去除；（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；（...

【专利技术属性】
技术研发人员：曹尚尚，邹金龙，刘生根，位珍光，
申请(专利权)人：宜兴硅谷电子科技有限公司，
类型：发明
国别省市：