本发明专利技术公开一种精确测量时间触发以太网透明时钟的方法，将时间触发以太网中的透明时钟分为三部分测量，分别为在PCF帧发送方内部的延时、PCF帧接收方内部的延时以及PCF帧发送方与PCF帧接收方之间的单向链路延时；将分别测量的三部分延时相加得到所述透明时钟。本发明专利技术的方法能够对时间触发以太网(TTE)中时钟同步所需关键参数透明时钟进行ns级精确测量；同时由于测量的是单向时延，因此不论发送方和接收方的PHY芯片是否一样该方法均可适用。收方的PHY芯片是否一样该方法均可适用。收方的PHY芯片是否一样该方法均可适用。
【技术实现步骤摘要】
精确测量时间触发以太网透明时钟的方法
[0001]本专利技术涉及一种测量透明时钟的方法，具体涉及一种精确测量时间触发以太网透明时钟的方法，属于时间触发以太网通信领域。
技术介绍
[0002]时间触发以太网(简称TTE)是一种高精度、高容错的实时以太网。SAE AS6802时钟同步协议为TTE网络中的数据终端设备DTE(Data Terminal Equipment)和交换机建立和维护一个可容错性时钟同步策略。同时SAE AS6802时钟同步协议还定义了时钟同步、结团检测、冷启动和重启动等算法，为TTE网络提供ns级可容错的自我稳定机制。
[0003]PCF帧(Protocol Control Frame)是SAE AS6802协议定义的一种专门用于同步服务的标准以太网帧，用于传递节点之间时钟信息和链路延时等关键数据。而透明时钟则是PCF帧中最重要的信息，它记录了PCF帧的发送方到接收方的传输延时，各个节点根据透明时钟和PCF帧到达时刻点进行固化算法、压缩算法和时钟校准算法得到一个全网同步的时钟。透明时钟的精确测量对各个节点是否能够同步以及同步精度的影响都有关键性作用。
[0004]华为技术有限公司申请的专利“一种链路时延的检测方法”(申请号200510079986.7公开号CN100387003C)公开了一种通过检测报文的环路测试得到分段链路的双向延时，再除以2得到该分段链路的时延。该专利技术的主要不足是只能用于发送方和接收方的以太网媒体接入控制器(MAC)和物理接口收发器(PHY)相同的情况，不适用于网络设备不对称的情形。
技术实现思路
[0005]有鉴于此，本专利技术提供一种精确测量时间触发以太网透明时钟的方法，针对TTE网络，使用PCF帧的收发，通过发送方到接收方的单向链路延时的精确测量实现对发以太网透明时钟的精确测量，适用于任何两个TTE节点(包括数据终端设备DTE或者交换机)之间的时延测量。
[0006]本专利技术的技术方案为：精确测量时间触发以太网透明时钟的方法，将时间触发以太网中的透明时钟分为三部分进行测量，分别为在PCF帧发送方内部的延时、PCF帧接收方内部的延时以及PCF帧发送方与PCF帧接收方之间的单向链路延时；将分别测量的三部分延时相加得到所述透明时钟。
[0007]作为本专利技术的一种优选方式，所述PCF帧发送方与PCF帧接收方之间单向链路延时的测量方法为：
[0008]在PCF帧发送方经过PHY芯片将数据发送至PCF帧接收方的PHY芯片时，在发送时刻点触发一个时间基准脉冲信号，经过时间基准线传递给PCF帧接收方；
[0009]PCF帧接收方接收到PCF帧时刻点与接收到时间基准脉冲信号时刻点之间的时间差即为单向链路延时。
[0010]作为本专利技术的一种优选方式，所述PCF帧发送方与PCF帧接收方内部均设置有FPGA
和PHY芯片；所述PCF帧发送方与PCF帧接收方之间通过通信网线进行数据传输；
[0011]所述FPGA内部设置有PCF帧发送模块、PCF帧接收模块、PCFControl_Tx模块、PCFControl_Rx模块、Wire_Delay_Tx模块、Wire_Delay_Rx模块和Ethernet MAC模块；基于此，所述透明时钟的测量过程为：
[0012]步骤一：所述PCF帧发送方的PCF帧发送模块发送PCF帧至自身PCFControl_Tx模块，所述PCFControl_Tx模块对接收到的PCF帧进行组帧和格式转换，提供给自身Ethernet MAC模块；所述PCF帧发送方通过内部预设程序测量PCF帧经过自身PCFControl_Tx模块的延时t1；
[0013]步骤二：所述PCF帧发送方的Ethernet MAC模块接收到PCF帧后进行格式转换，然后发送给自身PHY芯片；所述PCF帧发送方通过内部预设程序测量PCF帧经过自身Ethernet MAC模块的延时t2；
[0014]同时所述Ethernet MAC模块向Wire_Delay_Tx模块发送一个使能信号，所述Wire_Delay_Tx模块接收到使能信号后触发一个时间基准脉冲信号经过时间基准线传递给所述PCF帧接收方的Wire_Delay_Rx模块；
[0015]步骤三：所述PCF帧经PHY芯片，通过通信网线发送到PCF帧接收方的PHY芯片后，进一步发送到所述PCF帧接收方的Ethernet MAC模块，所述PCF帧接收方通过内部程序测量PCF帧经过自身Ethernet MAC模块的延时t4；
[0016]同时PHY芯片将接收PCF帧时刻点发送给自身Wire_Delay_Rx模块；
[0017]步骤四：所述PCF帧接收方的Ethernet MAC模块将PCF帧发送至PCFControl_Rx模块，PCFControl_Rx模块对接收到的PCF帧进行解析和转换，所述PCF帧接收方的FPGA通过内部预设程序测量PCF帧经过自身PC FControl_Rx模块的延时t5；
[0018]步骤五：所述PCF帧接收方测量自身Wire_Delay_Rx模块接收到接收PCF帧时刻点与接收到时间基准脉冲信号之间的时间差T3；
[0019]步骤六：则透明时钟Transparent_Clock＝t1+t2+T3+t4+t5。
[0020]作为本专利技术的一种优选方式，所述PCF帧发送方与PCF帧接收方的PHY芯片不同。
[0021]作为本专利技术的一种优选方式，所述PCF帧发送方与PCF帧接收方之间的通信网线采用CAT.6六类非屏蔽网线。
[0022]有益效果：
[0023]本专利技术的方法能够对时间触发以太网(TTE)中时钟同步所需关键参数透明时钟进行ns级精确测量；同时由于测量的是单向时延，因此不论发送方和接收方的PHY芯片是否一样该方法均可适用。
附图说明
[0024]图1为本专利技术的总体框图；
[0025]图2为SM节点到CM节点透明时钟测量图；
[0026]图3为CM节点到SM节点透明时钟测量图。
具体实施方式
[0027]下面结合附图和实施例，对本专利技术做进一步的详细说明。
[0028]实施例1：
[0029]本实施例针对时间触发以太网(TTE)SAE AS6802时钟同步协议提出一种精确测量透明时钟的方法，该方法具有测量精度高、适用范围广、测量简洁方便等优点。
[0030]PCF帧为协议控制帧的简称，其格式如表1：
[0031]表1PCF帧格式
[0032][0033]其中透明时钟为PCF帧中最重要信息，存储了PCF帧从发送方到接收方的传输延时。
[0034]SAE AS6802协议将同步流程中的网络设备按照功能分为同步主(Synchronization Master，简称SM)、同步从(Synchronization Slave，简称SC)和压缩主(Compression Master，简称CM)三种。
[0035]本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.精确测量时间触发以太网透明时钟的方法，其特征在于：将时间触发以太网中的透明时钟分为三部分进行测量，分别为在PCF帧发送方内部的延时、PCF帧接收方内部的延时以及PCF帧发送方与PCF帧接收方之间的单向链路延时；将分别测量的三部分延时相加得到所述透明时钟。2.如权利要求1所述的精确测量时间触发以太网透明时钟的方法，其特征在于：所述PCF帧发送方与PCF帧接收方之间单向链路延时的测量方法为：在PCF帧发送方经过PHY芯片将数据发送至PCF帧接收方的PHY芯片时，在发送时刻点触发一个时间基准脉冲信号，经过时间基准线传递给PCF帧接收方；PCF帧接收方接收到PCF帧时刻点与接收到时间基准脉冲信号时刻点之间的时间差即为单向链路延时。3.如权利要求1或2所述的精确测量时间触发以太网透明时钟的方法，其特征在于：所述PCF帧发送方与PCF帧接收方内部均设置有FPGA和PHY芯片；所述PCF帧发送方与PCF帧接收方之间通过通信网线进行数据传输；所述FPGA内部设置有PCF帧发送模块、PCF帧接收模块、PCFControl_Tx模块、PCFControl_Rx模块、Wire_Delay_Tx模块、Wire_Delay_Rx模块和Ethernet MAC模块；基于此，所述透明时钟的测量过程为：步骤一：所述PCF帧发送方的PCF帧发送模块发送PCF帧至自身PCFControl_Tx模块，所述PCFControl_Tx模块对接收到的PCF帧进行组帧和格式转换，提供给自身Ethernet MAC模块；所述PCF帧发送方通过内部预设程序测量PCF帧经过自身PCFControl_Tx模块的延时t1；步骤二：所述PCF帧发送方的Ethernet MAC模块接收到PCF帧后...
【专利技术属性】
技术研发人员：李建江，李大全，毛昭勇，赵中兵，刘勇，
申请(专利权)人：陕西电器研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。