半导体器件制造技术

本公开提供了半导体器件。半导体器件可以包括依次堆叠在半导体基板上的底电极、电介质层和顶电极。底电极包括：与电介质层接触的第一掺杂区；主区，通过第一掺杂区而与电介质层间隔开，该第一掺杂区介于主区和电介质层之间；以及在第一掺杂区和主区之间的第二掺杂区。第一掺杂区和第二掺杂区中的每个包括氧和掺杂金属。在一些实施方式中，第二掺杂区还可以包括氮。主区可以没有所述掺杂金属。第二掺杂区中的氧的量小于第一掺杂区中的氧的量。杂区中的氧的量小于第一掺杂区中的氧的量。杂区中的氧的量小于第一掺杂区中的氧的量。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术构思涉及半导体器件及其制造方法。

技术介绍

[0002]由于半导体器件的小尺寸、多功能和/或低制造成本，半导体器件在电子产业中具有重要的作用。随着电子产业的显著发展，半导体器件正被高度地集成。半导体器件的图案的线宽度正被减小以用于半导体器件的高度集成。然而，新的曝光技术和/或昂贵的曝光技术可以用于形成精细图案，使得高度集成半导体器件会是困难的。因此，最近已经对新的集成技术进行各种研究。

技术实现思路

[0003]本专利技术构思的一些示例实施方式提供能够提供增大的电容的半导体器件。
[0004]本专利技术构思的一些示例实施方式提供制造半导体器件的方法，该方法能够提高工艺产率。
[0005]根据本专利技术构思的一些示例实施方式，半导体器件可以包括依次堆叠在半导体基板上的底电极、电介质层和顶电极。底电极可以包括：与电介质层接触的第一掺杂区；主区，通过第一掺杂区而与电介质层间隔开，该第一掺杂区介于主区和电介质层之间；以及在第一掺杂区和主区之间的第二掺杂区。第一掺杂区和第二掺杂区中的每个可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括依次堆叠的底电极、电介质层和顶电极，其中所述底电极包括：主区；第一掺杂区，在所述主区和所述电介质层之间并接触所述电介质层；以及第二掺杂区，在所述第一掺杂区和所述主区之间，其中所述第一掺杂区和所述第二掺杂区中的每个包括氧和金属掺杂剂，并且所述第二掺杂区还包括氮，其中所述主区没有所述金属掺杂剂，以及其中所述第二掺杂区中的氧浓度低于所述第一掺杂区中的氧浓度。2.根据权利要求1所述的半导体器件，其中：所述主区包括氮，所述第一掺杂区没有氮，以及所述主区中的氮浓度大于所述第二掺杂区中的氮浓度。3.根据权利要求1所述的半导体器件，其中所述第一掺杂区和所述第二掺杂区的厚度之和在至的范围内。4.根据权利要求1所述的半导体器件，还包括与所述底电极的侧表面的上部接触的支撑图案，其中所述主区与所述支撑图案接触。5.根据权利要求4所述的半导体器件，其中所述第一掺杂区和所述第二掺杂区与所述支撑图案接触。6.根据权利要求1所述的半导体器件，还包括与所述底电极的侧表面的下部接触的蚀刻停止层，其中所述主区与所述蚀刻停止层接触。7.根据权利要求1所述的半导体器件，还包括与所述底电极的侧表面的一部分接触的层间电介质层，其中所述主区与所述层间电介质层接触。8.根据权利要求1所述的半导体器件，其中所述金属掺杂剂包括V、Nb、Ta、Mo、Cr、Sb和/或As。9.根据权利要求1所述的半导体器件，还包括：基板；器件隔离图案，在所述基板中并限定有源区；字线，在所述基板中并横跨所述有源区；第一杂质区，在所述有源区中且邻近所述字线的第一侧；第二杂质区，在所述有源区中且邻近所述字线的第二侧；位线，电连接到所述第一杂质区并在所述基板上；以及支撑图案，包括接触所述底电极的表面，其中所述底电极电连接到所述第二杂质区，并且所述电介质层接触所述支撑图案和所述底电极。10.根据权利要求9所述的半导体器件，其中所述主区接触所述支撑图案的所述表面的
第一部分。11.根据权利要求10所述的半导体器件，其中所述第一掺杂区和...

【专利技术属性】
技术研发人员：郑圭镐，朴瑛琳，安敞茂，宋鸿善，辛瑜曔，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：