一种电荷泵电路和锁相环电路制造技术

本申请实施例公开了一种电荷泵电路和锁相环电路，该电荷泵电路包括：充放电模块在PFD控制下进入充放电状态或者进入被采样状态；滤波器电容的电压用于控制VCO的频率；采样控制电路根据PFD输出结果生成控制信号控制运算放大器导通进行电压采样或停止电压采样；运算放大器导通后采样充放电路径上多个充放电连接端处的电压，根据采样电压生成偏置电压提供给充放电模块；电压采样保持模块在充放电模块处于被采样状态时对运算放大器的偏置电压采样，并在充放电模块进入充放电状态时对偏置电压进行保持并传输给充放电模块。通过该实施例方案，解决了当前电荷泵电路存在电流失配问题。解决了当前电荷泵电路存在电流失配问题。解决了当前电荷泵电路存在电流失配问题。

【技术实现步骤摘要】
一种电荷泵电路和锁相环电路


[0001]本申请实施例涉及电荷泵电路设计技术，尤指一种电荷泵电路和锁相环电路。

技术介绍

[0002]锁相环(PLL)是数模混合电路中的一个重要模块，能够跟踪输入信号相位和频率，输出低抖动的时钟信号。它已成为通信系统、数字电路、硬盘驱动电路及CPU(中央处理器)等专用芯片中一个必不可少的模块。
[0003]电荷泵广泛的应用于锁相环电路中，电荷泵的加入可以为环路提供无穷大的环路增益和捕获范围。在锁相环电路中，电荷泵用于将鉴频鉴相器(PFD)输出的数字信号转换成模拟信号，该模拟信号控制着压控振荡器(VCO)的频率变化。电荷泵的性能直接会影响VCO输出频率的质量。高性能电荷泵电路的选取与应用对提高PLL整体性能起到至关重要的作用。电荷泵会存在电荷共享(charger sharing)、沟道电荷注入、时钟馈通、电流失配等非理想因素，制约了电荷泵锁相环(CPPLL)的性能。
[0004]目前工程上广泛使用的一种电荷泵结构如下图1所示，图中当S1和S2断开的时候，S3和S4闭合，运算放大器(OPAMP)通过反馈作用使得X点和Y点的电压与Vc电压一致，避免了在下一次S1和S2闭合时，X点和Y点的寄生电容对Vc的电压产生电荷共享效应，该结构虽然改善了电荷共享，却不能避免I1和I2的电流失配。

技术实现思路

[0005]本申请实施例提供了一种电荷泵电路和锁相环电路，能够解决当前电荷泵电路存在的电流失配问题。
[0006]本申请实施例还提供了一种电荷泵电路，可以包括：充放电模块、运算放大器、采样控制电路和电压采样保持模块；
[0007]所述充放电模块，设置为在预设的鉴频鉴相器PFD的控制下进入对电荷泵电路的后级的滤波器电容的充放电状态，或者进入被采样状态以供所述运算放大器进行电压采样；其中，所述PFD根据所述VCO的反馈信号对所述充放电模块的状态(充放电状态或被采样状态)进行控制；所述滤波器电容的电压用于控制压控振荡器VCO的频率；
[0008]所述采样控制电路，设置为获取所述PFD的输出结果，，并根据所述PFD的输出结果生成相应的控制信号，并根据所述控制信号控制所述运算放大器导通开始进行电压采样，或者控制所述运算放大器断开停止进行电压采样；其中，所述PFD的输出结果用于控制所述充放电模块处于所述充放电状态或所述被采样状态；
[0009]所述运算放大器，设置为在所述采样控制电路的控制下导通后，采样所述充放电模块中充放电路径上的多个充放电连接端处的电压，并根据获得的采样电压输出相应的偏置电压，将所述偏置电压输入所述充放电模块的偏置电压输入端，以通过所述偏置电压实现负反馈，控制所述多个充放电连接端处的电压保持一致；
[0010]所述电压采样保持模块，设置为在所述充放电模块处于所述被采样状态时，对所
述运算放大器输出的偏置电压进行采样，并在所述充放电模块进入所述充放电状态时，对采样获得的偏置电压进行保持，并将保持的偏置电压输入所述充放电模块的偏置电压输入端，以维持所述充放电模块中的电流不变。
[0011]在本申请的示例性实施例中，所述充放电连接端可以包括：第一充放电连接端Vc和第二充放电连接端Vm；
[0012]所述充放电模块的多条充放电路径可以包括：第一充电路径、第二充电路径、第一放电路径和第二放电路径；
[0013]其中，所述第一充电路径和所述第一放电路径与第一充放电连接端Vc相连，所述第二充电路径和所述第二放电路径与所述第二充放电连接端Vm相连；
[0014]所述第一充放电连接端Vc与所述运算放大器的负向输入端相连，所述第二充放电连接端Vm与所述运算放大器的正向输入端相连。
[0015]在本申请的示例性实施例中，所述充放电模块可以包括：第一P型MOS管MP1、第一N型MOS管MN1、第一开关S1、第二开关S2、第三开关S3和第四开关S4；
[0016]所述第一P型MOS管MP1的源极与电源相连，栅极作为所述偏置电压输入端，与所述运算放大器的电压输出端和所述电压采样保持模块的电压输出端相连，漏极分别与所述第二开关S2的第一端以及所述第四开关S4的第一端相连；
[0017]所述第二开关S2的第二端与第一充放电连接端Vc相连；所述第四开关S4的第二端与第二充放电连接端Vm相连；
[0018]所述第一P型MOS管MP1和所述第二开关S2构成所述第一充电路径；所述第一P型MOS管MP1和所述第四开关S4构成所述第二充电路径；
[0019]所述第一N型MOS管MN1的源极接地，栅极与预设的偏置电压Vbn相连，漏极分别与所述第一开关S1的第一端以及所述第三开关S3的第一端相连；
[0020]所述第一开关S1的第二端与第一充放电连接端Vc相连；所述第三开关S3的第二端与第二充放电连接端Vm相连；
[0021]所述第一N型MOS管MN1和所述第一开关S1构成所述第一放电路径；所述第一N型MOS管MN1和所述第三开关S3构成所述第二放电路径。
[0022]在本申请的示例性实施例中，所述电压采样保持模块可以包括：第五开关S5和第一电容；所述第五开关S5的受控端作为所述电压采样保持模块的第一受控端；
[0023]所述运算放大器的电压输出端通过所述第五开关S5与所述充放电模块的偏置电压输入端相连；其中，所述第五开关的第一端作为所述电压采样保持模块的采样输入端，与所述运算放大器的电压输出端相连；所述第五开关的第二端与所述第一P型MOS管MP1的栅极相连；
[0024]所述第一电容的第一端作为所述电压采样保持模块的偏置电压输出端，与所述第一P型MOS管MP1的栅极相连，所述第一电容的第二端与电源相连；
[0025]所述第一电容的第一端作为所述电压采样保持模块的电压输出端，用于输出所保持的偏置电压。
[0026]在本申请的示例性实施例中，所述采样控制电路包括：逻辑运算电路；
[0027]所述逻辑运算电路获取所述PFD的输出结果，包括：
[0028]获取所述PFD输出的用于控制所述充放电模块的不同充放电路径的通断状态的电
压；所述不同充放电路径的通断状态用于指示所述充放电模块处于所述充放电状态或所述被采样状态；
[0029]所述逻辑运算电路根据所述PFD的输出结果生成相应的控制信号，并根据所述控制信号控制所述运算放大器导通开始进行电压采样，或者控制所述运算放大器断开停止进行电压采样，包括：
[0030]将采集的不同充放电路径上的电压进行逻辑计算，获取所述第五开关S5的控制信号，并通过所述控制信号控制所述第五开关S5闭合，从而控制所述运算放大器导通，或者，通过所述控制信号控制所述第五开关S5打开，从而控制所述运算放大器导通断开。
[0031]在本申请的示例性实施例中，所述充放电模块在预设的鉴频鉴相器PFD的控制下进入对电荷泵电路的后级的滤波器电容的充放电状态，或者进入被采样状态以供所述运算放大器进行电压采样，可以包括：...

【技术保护点】

【技术特征摘要】
1.一种电荷泵电路，其特征在于，包括：充放电模块、运算放大器、采样控制电路和电压采样保持模块；所述充放电模块，设置为在预设的鉴频鉴相器PFD的控制下进入对电荷泵电路的后级的滤波器电容的充放电状态，或者进入被采样状态以供所述运算放大器进行电压采样；所述滤波器电容的电压用于控制压控振荡器VCO的频率；所述采样控制电路，设置为获取所述PFD的输出结果，根据所述PFD的输出结果生成相应的控制信号，并根据所述控制信号控制所述运算放大器导通开始进行电压采样，或者控制所述运算放大器断开停止进行电压采样；其中，所述PFD的输出结果用于控制所述充放电模块处于所述充放电状态或所述被采样状态；所述运算放大器，设置为在所述采样控制电路的控制下导通后，采样所述充放电模块中充放电路径上的多个充放电连接端处的电压，并根据获得的采样电压输出相应的偏置电压，将所述偏置电压输入所述充放电模块的偏置电压输入端，以通过所述偏置电压实现负反馈，控制所述多个充放电连接端处的电压保持一致；所述电压采样保持模块，设置为在所述充放电模块处于所述被采样状态时，对所述运算放大器输出的偏置电压进行采样，并在所述充放电模块进入所述充放电状态时，对采样获得的偏置电压进行保持，并将保持的偏置电压输入所述充放电模块的偏置电压输入端，以维持所述充放电模块中的电流不变。2.根据权利要求1所述的电荷泵电路，其特征在于，所述充放电连接端包括：第一充放电连接端Vc和第二充放电连接端Vm；所述充放电模块的多条充放电路径包括：第一充电路径、第二充电路径、第一放电路径和第二放电路径；其中，所述第一充电路径和所述第一放电路径与第一充放电连接端Vc相连，所述第二充电路径和所述第二放电路径与所述第二充放电连接端Vm相连；所述第一充放电连接端Vc与所述运算放大器的负向输入端相连，所述第二充放电连接端Vm与所述运算放大器的正向输入端相连。3.根据权利要求2所述的电荷泵电路，其特征在于，所述充放电模块包括：第一P型MOS管MP1、第一N型MOS管MN1、第一开关S1、第二开关S2、第三开关S3和第四开关S4；所述第一P型MOS管MP1的源极与电源相连，栅极作为所述偏置电压输入端，与所述运算放大器的电压输出端和所述电压采样保持模块的电压输出端相连，漏极分别与所述第二开关S2的第一端以及所述第四开关S4的第一端相连；所述第二开关S2的第二端与第一充放电连接端Vc相连；所述第四开关S4的第二端与第二电压输出端Vm相连；所述第一P型MOS管MP1和所述第二开关S2构成所述第一充电路径；所述第一P型MOS管MP1和所述第四开关S4构成所述第二充电路径；所述第一N型MOS管MN1的源极接地，栅极与预设的偏置电压Vbn相连，漏极分别与所述第一开关S1的第一端以及所述第三开关S3的第一端相连；所述第一开关S1的第二端与第一充放电连接端Vc相连；所述第三开关S3的第二端与第二电压输出端Vm相连；所述第一N型MOS管MN1和所述第一开关S1构成所述第一放电路径；所述第一N型MOS管
MN1和所述第三开关S3构成所述第二放电路径。4.根据权利要求3所述的电荷泵电路，其特征在于，所述电压采样保持模块包括：第五开关S5和第一电容；所述运算放大器的电压输出端通过所述第五开关S5与所述充放电模块的偏置电压输入端相连；其中，所述第五开关的第一端与所述运算放大器的电压输出端相连；所述第五开关的第二端与所述第一P型MOS管MP1的栅极相连；所述第一电容的第一端与所述第一P型MOS管MP1的栅极相连，所述第一电容的第二端与电源相连；所述第一电容的第一端作为所述电压采样保持模块的电压输出端，用于输出所保持的偏置电压。5.根据权利要求4所述的电荷泵电路，其特征在于，所述采样控制电路包括：逻辑运算电路；所述逻辑运算电路获取所述PFD的输出结果，包括：获取所述PFD输出的用于控制所述充放电模块的不同充放电路径的通断状态的电压；所述不同充放电路径的通断状态用于指示所述充放电模块处于所述充放电状态或所述被采样状态；所述逻辑运算电路根据所述PFD的输出结果生成相应的控制信号，并根据所述控制信号控制所述运算放大器导通开始进行电压采样，或者控制所述运算放大器断开停止进行电压采样，包括：将采集的不同充放电路径上的电压进行逻辑计算，获取所述第五开关S5的控制信号，并通过所述控制信号控制所述第五开关S5闭合，从而控制所述运算放大器导通，或者，通过所述控制信号控制所述第五开关S5打开，从而控制所述运算放大器导通断开。6.根据权利要求5所述的电荷泵电路，其特征在于，所述逻辑运算电路包括：第二与门；所述第二与门的一个输入端设置为输入所述PFD输出的用于控制所述第四开关S4通断的第一电压upb；所述第一电压upb用于控制所述第二充电路径的通断状态；所述第二与门的另一个输入端设置为输入所述PFD输出的用于控制所述第三开关S4通断的第二电压dnb；所述第二电压dnb用于控制所述第二放电路径的通断状态；所述第二与门的输出端与所述第五开关S5相连，设置为通过所述第二与门的输出信号控制所述五开关S5打开或闭合。7.根据权利要求3所述的电荷泵电路，其特征在于，还包括：初期偏置电压提供模块；所述初期偏置电压提供模块的偏置电压输出端与所述充放电模块的偏置电压输入端相连，设置为在锁相环未达到锁定状态时，为所述充放电模块提供所述偏置电压。8.根据权利要求7所述的电荷泵电路，其特征在于，所述电压采样保持模块，与所述初期偏置电压提供模块相连，还设置为在所述运算放大器的偏置电压进行采样之前，控制所述初期偏置电压提供模块断开与所述充放电模块之间的连接。9.根据权利要求8所述的电荷泵电路，其特征在于，所述采样控制电路还设置为：检测锁相环是否达到锁定状态，并根据所述锁相环是否达到锁定状态的检测结果和所述PFD的输出结果共同生成所述控制信号以及初期偏置电压提供模块的通断控制信号；在所述运算放大器的偏置电压进行采样之前，根据所述通断控制信号，控制所述初期偏置电压提供模
块断开与所述充放电模块之间的连接。10.根据权利要求9所述的电荷泵电路，其特征在于，所述采样控制电路包括：锁定检测电路和逻辑运算电路；所述锁定检测电路，设置为检测锁相环是否达到锁定状态，并输出检测结果；所述检测结果包括用于指示所述...

【专利技术属性】
技术研发人员：郭锐，
申请(专利权)人：合肥大唐存储科技有限公司，
类型：发明
国别省市：