一种超低相位噪声频率合成器制造技术

本发明专利技术公开了一种超低相位噪声频率合成器，其加入了超窄带晶振锁相环，使两路信号相位噪声非相关，叠加后实现相位噪声优化，主要由10MHz恒温晶振，功分器，10MHz

【技术实现步骤摘要】
一种超低相位噪声频率合成器


[0001]本专利技术涉及频率合成
，具体涉及一种超低相位噪声频率合成器。

技术介绍

[0002]随着无线电子类产品的快速发展，频谱资源愈发珍贵，电子产品不仅需要向高频段拓展，而且还要求更高精度的频率信号。频率综合器作为电子系统的频率源，几乎出现在所有电子产品中，例如测试测量仪器、射频收发机、无线局域网(Wireless Local Area Network, WLAN)与第五代移动通信技术(5th
‑
Generation, 5G)等新兴通信系统、雷达、医疗设备等，频率综合器的性能优劣直接影响电子设备的性能指标。
[0003]频率源作为当代所有电子系统的基本信号来源，一直被誉为现代电子系统的“心脏”。电子系统的性能指标某种程度上由频率源的性能指标决定。相位噪声对接收机的信噪比和选择性有着较大的影响，同时高相位噪声的本振也会增加接收机、发射机中其他器件的设计难度。
[0004]随着技术不断提高，对电路系统要求必须低相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相噪对提高电路系统性能起到重要作用。
[0005]目前主要有三种频率合成技术，分别为直接频率合成、直接数字频率合成以及锁相环技术。直接频率合成虽然相位噪声较低，但是实现难度较大，成本高；直接数字合成相位噪声特性较好，但会有杂散问题；基于锁相环技术的频率合成技术虽然方案较为简单，成本较低，但是其相位噪声特性较差。

技术实现思路

[0006]本专利技术利用多路非相关信号组合的相位噪声呈线性叠加的原理，通过窄带晶振锁相环先获得两路非相关信号，并将这些信号进行有效的合成，能获得较常规锁相环技术10log（N）的相位噪声提升，其中N为不相关的信号路数。
[0007]为了实现上述专利技术目的，本专利技术采用的技术方案如下：一种超低相位噪声频率合成器，包括恒温晶振，用于产生参考信号，参考信号通过功分器分别连接两路相同的链路。所述参考信号晶振连接晶振锁相环，为晶振锁相环提供参考信号，晶振锁相环将对10MHz参考信号进行锁相，输出频率100MHz信号。实现将两路信号相位噪声非相关，晶振锁相环输出端连接5.8GHzPDRO输入端，PDRO用于对100MHz信号进行锁相，输出5.8GHz信号，5.8GHzPDRO输出端接电调移相器，用于实现对输出信号初始相位的调整，电调移相器输出端连接电调衰减器，用于实现输出信号功率大小的调整，电调衰减器输出端接入一个放大器，用于实现补足输出信号的功率大小。两路信号经过合路器后输出最终信号。本专利技术的方案利用非相关相噪叠加原理，叠加后合路输出实现相位噪声优化。
[0008]进一步地，所述低相位噪声基准源为恒温晶体振荡器，且其频率等于10MHz。所述晶振锁相环为超窄带晶振锁相环，单路中用于将10MHz参考信号锁相为100MHz信号，并且使两路信号相位噪声非相关。
[0009]进一步地，所述5.8GHzPDRO为定制低相位噪声取样锁相介质振荡器。
[0010]进一步地，所述的所有供电芯片均为低压差线性稳压器，以降低电源对链路相位噪声的影响。
[0011]本专利技术的低相位噪声合成器采用了非相关相位噪声叠加原理，硬件上使用了超窄带晶振锁相环，采用了窄带锁相技术来实现多路的非相关频率信号。相较于现有技术的20*log（N）的倍数恶化，利用非相关相噪叠加原理的输出信号相噪的恶化是按照10*log（N）的倍数恶化的，也就是使用了非相关相位噪声叠加原理后相位噪声可以获得10*log（N）的相噪改善。
附图说明
[0012]图1为本专利技术的超低相位噪声频率合成器结构框图。
[0013]图2为本专利技术的频率合成器的主要组成部分晶振锁相环的原理框图。
[0014]图3为本专利技术的频率合成器晶振锁相环的RC环路滤波器电路原理图。
具体实施方式
[0015]下面结合附图和具体实施例对本专利技术作进一步详细的描述：本专利技术所使用的取样锁相频率源(PDRO)则是用晶振参考信号产生一同频率的尖脉冲信号，与输入信号进行比较并输出误差信号。当振荡器输出频率与参考信号的N次谐波频率相同时，经环路滤波器滤波后的误差信号为一稳定的直流电压，此时振荡器频率被稳定在5.8GHz。该方案具有功耗低、体积小和相位噪声特性优的特点。
[0016]结合图1~图3，一种超低相位噪声频率合成器，利用非相关相噪叠加原理，叠加后实现相位噪声优化，包括依次连接的一个功分器、一个合路器，以及两路并联在功分器和合路器之间的晶振锁相环链路。
[0017]通过恒温晶振产生参考信号，参考信号通过功分器分别连接到两路相同的晶振锁相环链路；所述晶振锁相环链路包括依次设置的晶振锁相环、5.8GHzPDRO、电调移相器、电调衰减器和放大器。
[0018]所述参考信号分别进入晶振锁相环链路的输入端，为晶振锁相环提供参考信号，晶振锁相环将10MHz信号转换为100MHz信号，实现将两路信号相位噪声非相关，晶振锁相环输出端连接5.8GHzPDRO输入端，5.8GHz PDRO用于对100MHz信号进行锁相，输出5.8GHz信号，5.8GHzPDRO输出端接电调移相器，由于硬件的不一致性，两路信号的初始相位相差较大，运用电路中的移相器，将两路信号相位调整一致，电调移相器输出端连接电调衰减器，用于实现输出信号功率大小的调整，电调衰减器输出端接入一个放大器，用于实现补足输出信号的功率大小；两路信号经过合路器后输出最终信号。
[0019]所述晶振锁相环为超窄带晶振锁相环，其环路滤波器设计为RC三阶无源滤波器，C1为220nF，R1为15Ω，C2为3.3uF，R2为30Ω，C3为100nF。
[0020]所述5.8GHzPDRO为输出5.8GHz信号的低相位噪声取样锁相介质振荡器。
[0021]本专利技术采用了多路非相关信号组合的相位噪声呈线性叠加的原理，主要是通过利用超窄带晶振锁相环获得两路非相关的信号，使其相位噪声非相关，晶振锁相环输出信号作为5.8GHz低相位噪声取样锁相介质振荡器的参考信号，PDRO输出5.8GHz信号后，通过合
路器进行频率组合，因为此时两路信号已是非相关信号，理论上能获得较常规锁相环技术10*log（2）=3dB的相位噪声改善。
[0022]此外，随着路数的增加，相位噪声也会有10*log（N）的改善，N为非相关信号的路数，例如，当合路数为4或者8时，理论上相位噪声会有6dB和9dB的提升。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超低相位噪声频率合成器，其特征在于：利用非相关相噪叠加原理，叠加后实现相位噪声优化，包括依次连接的一个功分器、一个合路器，以及两路并联在功分器和合路器之间的晶振锁相环链路；通过恒温晶振产生参考信号，参考信号通过功分器分别连接到两路相同的晶振锁相环链路；所述晶振锁相环链路包括依次设置的晶振锁相环、5.8GHzPDRO、电调移相器、电调衰减器和放大器；所述参考信号分别进入晶振锁相环链路的输入端，为晶振锁相环提供参考信号，晶振锁相环将10MHz信号转换为100MHz信号，实现将两路信号相位噪声非相关，晶振锁相环输出端连接5.8GHzPDRO输入端，5.8GHz PDRO用于对100MHz信号进行锁相，输出5.8GHz信号，5.8GHzPDRO输出端接电调移相器，由于硬件的不一致性，两路信号的初始相位相差较大，运用电路中的移相器，将两路信号相位调整一致，电调移相器输出端连接电调衰减器，用于实现输出信号功率大小的调整，电调衰减器输出端接入一个放大器，...

【专利技术属性】
技术研发人员：廖恺，方杰，孙琳琳，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：