一种基于二次注入及锁相环技术的快速启动晶体振荡器制造技术

本发明专利技术涉及一种基于二次注入及锁相环技术的快速启动晶体振荡器，属于时钟生成技术领域。包括石英晶体振荡器、鉴频鉴相器、电荷泵、低通滤波器、环形压控振荡器、三态门以及数字控制模块；石英晶体振荡器采用皮尔斯结构；鉴频鉴相器及电荷泵为全差分结构；低通滤波器采用三阶全差分无源RC结构；压控振荡器采用三级反相器链级联充放电结构。石英晶体振荡器与鉴频鉴相器相连，鉴频鉴相器与电荷泵相连，电荷泵与低通滤波器相连，低通滤波器与压控振荡器相连，压控振荡器与鉴频鉴相器、三态门相连，三态门与晶体振荡器的晶体谐振器两端相连。所述架构中锁相环可以使压控振荡器快速且精确地锁频到参考频率，二次注入技术使晶体振荡器在极短时间内输出稳定的参考频率，将晶振启动时间从ms级缩短到μs级；锁相环工作在低占空比的间歇模式下，引入的功耗可忽略不计；差分型频率校正环路可降低滤波电容尺寸及VCO转换增益、优化电路硬件成本、提高晶振的噪声抑制及抗干扰能力。抗干扰能力。抗干扰能力。

【技术实现步骤摘要】
一种基于二次注入及锁相环技术的快速启动晶体振荡器


[0001]本专利技术涉及一种基于二次注入及锁相环技术的快速启动晶体振荡器，属于时钟生成


技术介绍

[0002]振荡器作为一种能量转化装置，可以在没有输入信号控制的条件下通过正反馈将直流电能转化为拥有特定频率的交流电能，为其他电路提供时钟信号。
[0003]石英晶体具有其固有频率，当施加在石英晶体两端的交变电压频率等于其固有频率时，产生谐振现象，晶振内部电流剧烈增强，石英晶体振荡器正是利用该原理制成的电子器件。石英晶体振荡器频率稳定度可以很轻松低于10
‑8的数量级。由于其频率稳定性高这一特点，石英晶体振荡器广泛应用于卫星导航、广播电视、移动通信、雷达等需要计时的电子仪器。
[0004]晶体振荡器的高频率稳定度源于石英晶体的高质量因数，但高质量因数导致能量筛选严格，从而导致其起振缓慢，晶振的启动时间通常为毫秒级别。晶体振荡器用于提供所有无线系统中高频合成所需的精确时钟，为了降低平均功耗，此类系统在很短的时间内开启，并在大多数情况下关闭，这类系统往往需要频繁地启动晶体振荡器；在这种情况下，虽然石英晶体的高质量因数有利于获得优异的频率稳定性，但也会导致晶体振荡器启动过程的较高的能量损耗。
[0005]为了减少启动时间，普遍采用增加启动时晶体谐振器内部的初始噪声能量的能量注入法，振荡器原理是从初始噪声中选频放大谐振频率的噪声信号，而能量注入法使晶体内部初始能量增大，因此快速起振。

技术实现思路

[0006]本专利技术提出了一种基于二次注入及锁相环技术的快速启动晶体振荡器，目的在于提升现有晶体振荡器的启动速度。采用自动频率校准技术，实现第二次能量注入时注入信号频率的准确性；同时自动频率校准过程中，采用锁相环PLL技术，保证了注入信号频率的准确性。
[0007]本专利技术是通过如下技术方案实现的：
[0008]所述一种基于二次注入及锁相环技术的快速启动晶体振荡器，包括晶体振荡器XTO、锁相环PLL(鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO)、三态门TSG以及数字控制模块；
[0009]其中，晶体振荡器XTO为皮尔斯结构三点放大器，通过低压CMOS实现，用以降低系统的整体功耗；
[0010]其中，锁相环电路PLL，包括环形压控振荡器Ring VCO、鉴频鉴相器PFD、电荷泵CP以及低通滤波器LPF；
[0011]其中，鉴频鉴相器PFD为全差分结构，称为全差分鉴频鉴相器，通过静态CMOS逻辑
门电路实现，用以降低系统的整体功耗；
[0012]其中，电荷泵CP采用全差分CMOS推挽型结构实现，称为全差分电荷泵；
[0013]其中，低通滤波器LPF采用三阶全差分无源RC结构；
[0014]其中，环形压控振荡器Ring VCO为三级拉灌电流充放电型的环形压控振荡器，由电压
‑
电流转换器(V
‑
to
‑
I)和三级级联的数字反相器链构成；
[0015]其中，三态门TSG通过静态CMOS数字逻辑电路实现。
[0016]所述基于二次注入及锁相环技术的快速启动晶体振荡器中各模块的连接关系如下：
[0017]晶体振荡器XTO与锁相环PLL参考频率输入端相连，锁相环PLL输出端与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、锁相环PLL相连。
[0018]锁相环PLL中的环形压控振荡器Ring VCO与鉴频鉴相器PFD相连，鉴频鉴相器PFD与电荷泵CP相连，电荷泵CP与低通滤波器LPF相连，低通滤波器LPF与环形压控振荡器Ring VCO相连，数字控制模块与鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO相连。
[0019]所述基于二次注入及锁相环技术的快速启动晶体振荡器依托的设计过程，包括环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量、锁相环PLL频率跟踪、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量；
[0020]具体包括如下步骤：
[0021]步骤一、环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：
[0022]步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形压控振荡器Ring VCO的输入端V
CP
与V
CN
均接共模电压V
CM
，环形压控振荡器Ring VCO在数字控制模块控制下开始工作，输出频率接近晶体谐振器固有频率的信号S1；
[0023]此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S1通过三态门传输到晶体谐振器XTAL两端X1、X2；
[0024]步骤1.2晶体振荡器XTO在信号S1的作用下输出与S1频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；
[0025]步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形压控振荡器Ring VCO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、频率稳定的时钟信号S2；
[0026]步骤二、锁相环PLL频率跟踪，具体包括如下子步骤：
[0027]步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大后产生方波信号S2，信号S2输入到锁相环PLL中作为鉴频鉴相器PFD的参考频率；
[0028]此时，锁相环PLL在数字控制模块的控制下进入工作状态，环形压控振荡器Ring VCO的控制电压V
CP
、V
CN
连接低通滤波器LPF，环形压控振荡器Ring VCO输出初始化信号S1；
[0029]步骤2.2鉴频鉴相器PFD比较环形压控振荡器Ring VCO信号S1与参考信号S2，输出
全差分形式的、互补的相位差脉冲信号UPN、UPP、DNP与DNN；
[0030]脉冲信号UPN、UPP、DNP与DNN控制电荷泵CP输出全差分的脉冲电流CON、COP到低通滤波器LPF，在脉冲电流的调节下，低通滤波器LPF输出电压V
CP
、V
CN
不断变化，电压V
CP
、V
CN
控制环形压控振荡器Ring VCO输出频率不断变化；
[0031]步骤2.3在锁相环PLL自动频率校准的作用下，环形压控振荡器Ring VCO输出频率逐渐锁定到期望输出频率(12MHz)；
[0032]完成频率锁定后，在数字控制模块的控制下，开关D1、D2断开连接，存储在大电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：包括晶体振荡器XTO、锁相环PLL(鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO)、三态门TSG以及数字控制模块；所述基于二次注入及锁相环技术的快速启动晶体振荡器中各模块的连接关系如下：晶体振荡器XTO与锁相环PLL参考频率输入端相连，锁相环PLL输出端与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、锁相环PLL相连。锁相环PLL中的环形压控振荡器Ring VCO与鉴频鉴相器PFD相连，鉴频鉴相器PFD与电荷泵CP相连，电荷泵CP与低通滤波器LPF相连，低通滤波器LPF与环形压控振荡器Ring VCO相连，数字控制模块与鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO相连。所述基于二次注入技术及锁相环依托的设计过程，包括环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量、锁相环PLL频率跟踪、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量；具体包括如下步骤：步骤一、环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形压控振荡器Ring VCO的输入端V
CP
与V
CN
均接共模电压V
CM
，环形压控振荡器Ring VCO在数字控制模块控制下开始工作，输出频率接近晶体谐振器固有频率的信号S1；此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S1通过三态门传输到晶体谐振器XTAL两端X1、X2；步骤1.2晶体振荡器XTO在信号S1的作用下输出与S1频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形压控振荡器Ring VCO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、频率稳定的时钟信号S2；步骤二、锁相环PLL频率跟踪，具体包括如下子步骤：步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大后产生方波信号S2，信号S2输入到锁相环PLL中作为鉴频鉴相器PFD的参考频率；此时，锁相环PLL在数字控制模块的控制下进入工作状态，环形压控振荡器Ring VCO的控制电压V
CP
、V
CN
连接低通滤波器LPF，环形压控振荡器Ring VCO输出初始化信号S1；步骤2.2鉴频鉴相器PFD比较环形压控振荡器Ring VCO信号S1与参考信号S2，输出全差分形式的、互补的相位差脉冲信号UPN、UPP、DNP与DNN；脉冲信号UPN、UPP、DNP与DNN控制电荷泵CP输出全差分的脉冲电流CON、COP到低通滤波器LPF，在脉冲电流的调节下，低通滤波器LPF输出电压V
CP
、V
CN
不断变化，电压V
CP
、V
CN
控制环形压控振荡器Ring VCO输出频率不断变化；
步骤2.3在锁相环PLL自动频率校准的作用下，环形压控振荡器Ring VCO输出频率逐渐锁定到期望输出频率(12MHz)；完成频率锁定后，在数字控制模块的控制下，开关D1、D2断开连接，存储在大电容上的电压V<...

【专利技术属性】
技术研发人员：周波，李一凡，韩欣媛，郑恒，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：