一种基于二次注入及数字锁频环的快速启动晶体振荡器制造技术

本发明专利技术涉及一种基于二次注入及数字锁频环的快速启动晶体振荡器，属于时钟生成技术领域。包括石英晶体振荡器、鉴频器、逐次逼近逻辑电路、环形流控振荡器、分频器、三态门以及数字控制模块；石英晶体振荡器采用皮尔斯结构三点放大器；鉴频器由计数器和寄存器构成；环形流控振荡器由7bit开关电流镜和三级环形振荡器组成。石英晶体振荡器与8分频器相连，8分频器与鉴频器相连，鉴频器与逐次逼近逻辑电路相连，逐次逼近逻辑电路与流控振荡器相连，流控振荡器与鉴频鉴相器、16分频器相连，16分频器通过三态门与晶体振荡器的晶体谐振器两端相连。所述架构中鉴频器、逐次逼近逻辑电路、数字控制模块、分频器、三态门均由数字电路实现，在低成本低功耗的前提下使晶体振荡器在极短时间内输出稳定的参考频率；将晶振启动时间从ms级提升到μs级；数字锁频环工作在低占空比的间歇模式下，引入的功耗可忽略不计。。。

【技术实现步骤摘要】
一种基于二次注入及数字锁频环的快速启动晶体振荡器


[0001]本专利技术涉及一种基于二次注入及数字锁频环的快速启动晶体振荡器，属于时钟生成


技术介绍

[0002]振荡器作为一种能量转化装置，可以在没有输入信号控制的条件下通过正反馈将直流电能转化为拥有特定频率的交流电能，为其他电路提供时钟信号。
[0003]石英晶体具有其固有频率，当施加在石英晶体两端的交变电压频率等于其固有频率时，产生谐振现象，晶振内部电流剧烈增强，石英晶体振荡器正是利用该原理制成的电子器件。石英晶体振荡器频率稳定度可以很轻松低于10
‑8的数量级。由于其频率稳定性高这一特点，石英晶体振荡器广泛应用于卫星导航、广播电视、移动通信、雷达等需要计时的电子仪器。
[0004]晶体振荡器的高频率稳定度源于石英晶体的高质量因数，但高质量因数导致能量筛选严格，从而导致其起振缓慢，晶振的启动时间通常为毫秒级别。晶体振荡器用于提供所有无线系统中高频合成所需的精确时钟，为了降低平均功耗，此类系统在很短的时间内开启，并在大多数情况下关闭，这类系统往往需要频繁地启动晶体振荡器；在这种情况下，虽然石英晶体的高质量因数有利于获得优异的频率稳定性，但也会导致晶体振荡器启动过程的较高的能量损耗。
[0005]为了减少启动时间，普遍采用增加启动时晶体谐振器内部的初始噪声能量的能量注入法，振荡器原理是从初始噪声中选频放大谐振频率的噪声信号，而能量注入法使晶体内部初始能量增大，因此快速起振。

技术实现思路

[0006]本专利技术提出了一种基于二次注入及数字锁频环的快速启动晶体振荡器，目的在于提升现有晶体振荡器的启动速度。采用自动频率校准技术，实现第二次能量注入时注入信号频率的准确性；同时自动频率校准过程中，采用数字锁频环DFLL技术，在降低系统复杂度和功耗的同时保证了注入信号频率的准确性。
[0007]本专利技术是通过如下技术方案实现的：
[0008]所述一种基于二次注入及数字锁频环的快速启动晶体振荡器，包括晶体振荡器XTO、数字锁频环DFLL(鉴频器FD、逐次逼近逻辑电路SAR、环形流控振荡器Ring ICO)、三态门TSG、分频器以及数字控制模块；
[0009]其中，晶体振荡器XTO为皮尔斯结构三点放大器，通过低压静态CMOS实现，用以降低系统的整体功耗；
[0010]其中，数字锁频环电路DFLL，又称为自动频率控制环路，包括环形流控振荡器Ring ICO、鉴频器FD以及逐次逼近逻辑电路SAR；
[0011]其中，鉴频器FD通过静态CMOS数字寄存器实现；
[0012]其中，逐次逼近逻辑电路SAR由数字门电路及寄存器实现；
[0013]其中，环形流控振荡器Ring ICO为三级环形流控振荡器，由7bit开关电流镜和三级级联的数字反相器链构成；
[0014]其中，三态门TSG通过静态CMOS数字逻辑电路实现。
[0015]其中，分频器通过静态CMOS数字寄存器电路实现。
[0016]所述基于二次注入及数字锁频环的快速启动晶体振荡器中各模块的连接关系如下：
[0017]晶体振荡器XTO通过8分频器与数字锁频环DFLL参考频率输入端相连，数字锁频环DFLL输出端与16分频器相连，16分频器与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、数字锁频环DFLL相连。
[0018]数字锁频环DFLL中的环形流控振荡器Ring ICO与鉴频器FD相连，鉴频器FD与逐次逼近逻辑电路SAR相连，逐次逼近逻辑电路SAR与环形流控振荡器Ring ICO相连，数字控制模块与鉴频器FD、逐次逼近逻辑电路SAR、环形流控振荡器Ring ICO相连。
[0019]所述基于二次注入及数字锁频环的快速启动晶体振荡器依托的设计过程，包括环形流控振荡器Ring ICO第一次向晶体谐振器XTAL注入能量、数字锁频环DFLL频率跟踪、环形流控振荡器Ring ICO第二次向晶体谐振器XTAL注入能量；
[0020]具体包括如下步骤：
[0021]步骤一、环形流控振荡器Ring ICO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：
[0022]步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形流控振荡器Ring ICO在数字控制模块控制下开始工作，逐次逼近逻辑电路输出初始控制字，环形流控振荡器Ring ICO在初始控制字的控制下输出信号S1，信号S1经过16分频器后产生接近晶体谐振器XTAL谐振频率的信号S3；
[0023]此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S3通过三态门传输到晶体谐振器XTAL两端X1、X2；
[0024]步骤1.2晶体振荡器XTO在信号S3的作用下输出与S3频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；
[0025]步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形流控振荡器Ring ICO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、稳定的时钟信号S2；
[0026]步骤二、数字锁频环DFLL频率跟踪，具体包括如下子步骤：
[0027]步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大、分频器8分频后产生信号S4，信号S4输入到数字锁频环DFLL中作为鉴频器FD的参考频率；
[0028]此时，数字锁频环DFLL在数字控制模块的控制下进入工作状态，逐次逼近逻辑电路输出初始化控制字，控制环形流控振荡器Ring ICO输出初始化信号S1；
[0029]步骤2.2鉴频器FD通过其内部的计数器和锁存器计算并输出一个标准周期内环形流控振荡器Ring ICO输出信号S1的周期数Y<7:0>，将周期数Y<7:0>输入到逐次逼近逻辑电
路SAR内与预设的标准周期数进行比较；
[0030]在参考信号S4的控制下鉴频器FD与逐次逼近逻辑电路SAR交替工作，逐位确定逐次逻辑逼近电路SAR输出的数字控制字D<6:0>；
[0031]步骤2.3在逐次逻辑逼近电路SAR数字控制字D<6:0>作用下，环形流控振荡器输出频率逐步逼近期望输出频率(192MHz)；
[0032]完成频率锁定后，在数字控制模块的控制下，逐次逻辑逼近电路SAR的输出数字控制字D<6:0>锁定，环形流控振荡器Ring ICO输出信号S1频率锁定；
[0033]步骤三、环形流控振荡器Ring ICO第二次向晶体谐振器XTAL注入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于二次注入及数字锁频环的快速启动晶体振荡器，其特征在于：包括晶体振荡器XTO、数字锁频环DFLL(鉴频器FD、逐次逼近逻辑电路SAR、环形流控振荡器Ring ICO)、三态门TSG、分频器以及数字控制模块；所述基于二次注入及数字锁频环的快速启动晶体振荡器中各模块的连接关系如下：晶体振荡器XTO通过8分频器与数字锁频环DFLL参考频率输入端相连，数字锁频环DFLL输出端与16分频器相连，16分频器与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、数字锁频环DFLL相连。数字锁频环DFLL中的环形流控振荡器Ring ICO与鉴频器FD相连，鉴频器FD与逐次逼近逻辑电路SAR相连，逐次逼近逻辑电路SAR与环形流控振荡器Ring ICO相连，数字控制模块与鉴频器FD、逐次逼近逻辑电路SAR、环形流控振荡器Ring ICO相连。所述基于二次注入技术及数字锁频环的开始启动晶体振荡器依托的设计过程，包括环形流控振荡器Ring ICO第一次向晶体谐振器XTAL注入能量、数字锁频环DFLL频率跟踪、环形流控振荡器Ring ICO第二次向晶体谐振器XTAL注入能量；具体包括如下步骤：步骤一、环形流控振荡器Ring ICO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形流控振荡器Ring ICO在数字控制模块控制下开始工作，逐次逼近逻辑电路输出初始控制字，环形流控振荡器Ring ICO在初始控制字的控制下输出信号S1，信号S1经过16分频器后产生接近晶体谐振器XTAL谐振频率的信号S3；此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S3通过三态门传输到晶体谐振器XTAL两端X1、X2；步骤1.2晶体振荡器XTO在信号S3的作用下输出与S3频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形流控振荡器Ring ICO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、稳定的时钟信号S2；步骤二、数字锁频环DFLL频率跟踪，具体包括如下子步骤：步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大、分频器8分频后产生信号S4，信号S4输入到数字锁频环DFLL中作为鉴频器FD的参考频率；此时，数字锁频环DFLL在数字控制模块的控制下进入工作状态，逐次逼近逻辑电路输出初始化控制字，控制环形流控振荡器Ring ICO输出初始化信号S1；步骤2.2鉴频器FD通过其内部的计数器和锁存器计算并输出一个标准周期内环形流控振荡器Ring ICO输出信号S1的周期数Y<7:0>，将周期数Y<7:0>输入到逐次逼近逻辑电路SAR内与预设的标准周期数进行比较；在参考信号S4的控制下鉴频器FD与逐次逼近逻辑电路SAR交替工作，逐位确定逐次逻辑逼近电路SAR输出的数字控制字D<6:0>；
步骤2.3在逐次逻辑逼近电路SAR数字控制字D<6:0>作用下，环形流控振...

【专利技术属性】
技术研发人员：周波，李一凡，韩欣媛，郑恒，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：