用于延时敏感应用的近似数据总线倒置技术制造技术

公开了与基于近似多数的数据总线倒置技术相关联的系统、方法和装置。一种方法包括：在通过多个通道连接到第二设备的第一设备处，获得包括第一位和第二位的原始数据，其中第一位将经由多个通道中的第一通道在新时钟周期中传输，并且第二位将经由多个通道中的第二通道在新时钟周期中传输。该方法还包括：确定是否满足与第一位相关联的第一标准；确定是否满足与第二位相关联的第二标准；以及至少部分地基于确定满足第一标准和第二标准来经由多个通道传输原始数据的倒置版本。道传输原始数据的倒置版本。道传输原始数据的倒置版本。

【技术实现步骤摘要】
用于延时敏感应用的近似数据总线倒置技术


[0001]概括而言，各种实施例可以涉及计算的
，并且特别地，涉及用于延时敏感应用的近似数据总线倒置技术。

技术介绍

[0002]数据总线倒置(DBI)是一种编码算法，其可用于在计算系统内传输数据时降低信令功率。基于算法中定义的预定标准，可以应用DBI算法来倒置(或不倒置)要在计算系统内传输的数据位。然而，在宽并行接口上针对大量位执行DBI可能会增加延时。
附图说明
[0003]图1示出了包括互连架构的计算系统的实施例。
[0004]图2示出了包括分层堆栈的互连架构的实施例。
[0005]图3示出了要在互连架构内生成或接收的请求或分组的实施例。
[0006]图4示出了用于互连架构的发射机和接收机对的实施例。
[0007]图5示出了示例性多芯片封装设备。
[0008]图6是多芯片封装链路(MCPL)的简化框图。
[0009]图7是示例性MCPL上的示例性信令的表示。
[0010]图8是在MCPL中实现的示例性近似数据总线倒置(DB本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：包括多个通道的链路，所述链路用于将所述设备连接到接收设备，所述多个通道包括第一通道和第二通道；以及耦合到所述链路的电路，所述电路用于：接收包括第一位和第二位的原始数据以用于在新的时钟周期中传输，其中，所述第一位将分别经由所述第一通道传输，并且所述第二位将分别经由所述第二通道传输；确定是否满足与所述第一位相关联的第一标准；确定是否满足与所述第二位相关联的第二标准；以及至少部分地基于确定是否满足所述第一标准以及是否满足所述第二标准，来确定是否经由所述多个通道传输所述原始数据的倒置版本。2.根据权利要求1所述的设备，其中：确定满足所述第一标准包括：基于所述第一位中的至少一些，确定所述第一通道中的大部分具有需要转换的各自的先前位值；以及确定满足所述第二标准包括：基于所述第二位中的至少一些，确定所述第二通道中的大部分具有需要转换的各自的先前位值。3.根据权利要求2所述的设备，其中，所述第一通道的各自的先前位值与先前的时钟周期相关联，并且其中，所述第二通道的各自的先前位值与所述先前的时钟周期相关联。4.根据权利要求2所述的设备，其中，所述电路还用于：在确定满足所述第一标准之前，确定所述第一通道中的所述大部分的各自的先前位值不同于所述第一位的对应大部分的各自的第一位值；以及在确定满足所述第二标准之前，确定所述第二通道中的所述大部分的各自的先前位值不同于所述第二位的对应大部分的各自的第二位值。5.根据权利要求1所述的设备，其中，所述电路还用于：响应于确定已经满足所述第一标准和所述第二标准，将所述原始数据编码为所述倒置版本以用于经由所述多个通道传输。6.根据权利要求1所述的设备，其中：确定不满足所述第一标准将包括：基于所述第一位的至少一半，确定所述第一通道的至少一半具有不需要转换的各自的先前位值；以及确定不满足所述第二标准将包括：基于所述第二位的至少一半，确定所述第二通道的至少一半具有不需要转换的各自的先前位值。7.根据权利要求1所述的设备，其中，所述电路还用于：响应于确定尚未满足所述第一标准和所述第二标准，在所述多个通道上传输所述原始数据。8.根据权利要求1所述的设备，其中，所述电路还用于：基于确定所述第一位中的大部分具有第一值，来确定满足了所述第一标准；以及基于确定所述第二位中的大部分具有所述第一值，来确定满足了所述第二标准。9.根据权利要求8所述的设备，其中，所述第一值是二进制0或1。10.根据权利要求1
‑
9中任一项所述的设备，其中，所述电路还用于：确定是否满足与所述原始数据的第三位相关联的第三标准；以及
部分地基于确定是否满足所述第三标准，来确定是否经由所述多个通道传输所述原始数据的倒置版本。11.根据权利要求10所述的设备，其中，确定满足所述第三标准将包括：基于所述原始数据的第三位中的至少一些，确定所述多个通道中的第三通道的大部分具有需要转换的各自的先前位值。12.根据权利要求1
‑
9中任一项所述的设备，其中，所述第一通道的数量等于所述第二通道的数量。13.根据权利要求1
‑
9中任一项所述的设备，其中，所述链路是多芯片封装链路，并且其中，所述第一通道和所述第二通道是数据通道。14.一种系统，包括：处理器；耦合到所述处理器的第一设备；以及多个通道，其包括第一通道和第...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：