公开了与基于近似多数的数据总线倒置技术相关联的系统、方法和装置。一种方法包括：在通过多个通道连接到第二设备的第一设备处，获得包括第一位和第二位的原始数据，其中第一位将经由多个通道中的第一通道在新时钟周期中传输，并且第二位将经由多个通道中的第二通道在新时钟周期中传输。该方法还包括：确定是否满足与第一位相关联的第一标准；确定是否满足与第二位相关联的第二标准；以及至少部分地基于确定满足第一标准和第二标准来经由多个通道传输原始数据的倒置版本。道传输原始数据的倒置版本。道传输原始数据的倒置版本。
【技术实现步骤摘要】
用于延时敏感应用的近似数据总线倒置技术
[0001]概括而言，各种实施例可以涉及计算的
，并且特别地，涉及用于延时敏感应用的近似数据总线倒置技术。
技术介绍
[0002]数据总线倒置(DBI)是一种编码算法，其可用于在计算系统内传输数据时降低信令功率。基于算法中定义的预定标准，可以应用DBI算法来倒置(或不倒置)要在计算系统内传输的数据位。然而，在宽并行接口上针对大量位执行DBI可能会增加延时。
附图说明
[0003]图1示出了包括互连架构的计算系统的实施例。
[0004]图2示出了包括分层堆栈的互连架构的实施例。
[0005]图3示出了要在互连架构内生成或接收的请求或分组的实施例。
[0006]图4示出了用于互连架构的发射机和接收机对的实施例。
[0007]图5示出了示例性多芯片封装设备。
[0008]图6是多芯片封装链路(MCPL)的简化框图。
[0009]图7是示例性MCPL上的示例性信令的表示。
[0010]图8是在MCPL中实现的示例性近似数据总线倒置(DBI)系统的简化框图。
[0011]图9是示出近似DBI系统的示例性逻辑的简化框图。
[0012]图10是示出示例性多数票决逻辑电路的示例性电路图。
[0013]图11是示出可以与执行近似数据总线倒置相关联的示例性技术的简化流程图。
[0014]图12A和12B是示出可以与近似数据总线倒置的一个实施例相关联的可能操作的简化流程图。
[0015]图13A和13B是示出可以与近似数据总线倒置的另一实施例相关联的可能操作的简化流程图。
[0016]图14是示出在不使用数据总线倒置(DBI)的情况下传输随机数据的示例性系统的切换统计数据的条形图。
[0017]图15是示出使用传统交流电DBI(AC
‑
DBI)传输随机数据的示例性系统的切换统计数据的条形图。
[0018]图16是示出使用近似数据总线倒置传输随机数据的示例性系统的切换统计数据的条形图。
[0019]图17是在各种系统中使用不同参数的各种场景切换统计数据的电子表格。
[0020]图18示出了包括多核处理器的计算系统的实施例的框图。
[0021]图19示出了包括多个处理器的计算系统的实施例的框。
[0022]各个附图中相同的附图标记和名称表示相同的元素。在附图的图中通过示例而非限制的方式示出了实施例。
具体实施方式
[0023]本公开提供了用于实现基于近似多数票决的数据总线倒置技术的系统、方法、装置和架构的各种可能的实施例或示例。在一个或多个实施例中，近似多数票决算法与数据总线倒置(DBI)算法结合使用以显著减少延时并限制计算系统内数据传输中的同时切换输出(simultaneous switching output，SSO)噪声。对于给定数量的DBI通道(例如，跨单个电线传输的各个位)，最初确定是否将来自前一时钟周期的每个数据通道的位值切换或转换为新位值(例如，1到0或0到1)，以便传输原始(即，非倒置)数据。多数票决逻辑可以用于近似是否数据通道的大多数位值需要切换或转换为新值。在该实施例中，可以基于将多数票决逻辑应用于输入的两个或更多个集合的结果，做出断言还是取消断言DBI的决定，其中所述输入基于将在新时钟周期中在数据通道上传输的相关联位的位值，指示与前一时钟周期相关联的数据通道的位值是否需要转换。在其它实施例中，多数票决逻辑可以用于近似将在新时钟周期中传输的大多数位是否需要特定逻辑电平(例如，1或0)以同时经由数据通道传输。在该实施例中，可以基于将多数票决逻辑应用于将通过数据通道传输的位的位值的两个或更多个集合的结果，来决定断言或取消断言DBI。
[0024]在以下描述中，出于解释而非限制的目的，阐述了许多特定细节，例如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线阶段和操作、特定接口、特定技术等，以便提供对本公开的透彻理解。然而，对于本领域技术人员将显而易见的是，不需要采用这些具体细节来实践本公开的主题。在其它情况下，为了避免不必要地模糊本公开，没有详细描述公知的组件或方法，例如，特定的和替代的处理器架构、用于所描述算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码中算法的特定表达、特定断电和门控技术/逻辑以及计算机系统的其它特定操作细节。
[0025]虽然可以参考特定集成电路(例如，计算平台或微处理器)中的节能和能效来描述以下实施例，但是其它实施例适用于其它类型的集成电路和逻辑器件。本文描述的实施例的类似技术和教导可以应用于也受益于更好的能效和节能的其它类型的电路或半导体设备。例如，所公开的实施例不限于台式计算机系统或Ultrabooks
TM
。并且也可能用于其它设备，例如手持设备、平板计算机、其它薄型笔记本、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其它系统。此外，本文描述的装置、方法和系统不限于物理计算设备，还可以涉及用于节能和效率的软件优化。在下面的描述中将变得显而易见的是，本文描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件还是它们的组合)对于平衡性能考量的“绿色技术”未来至关重要。
[0026]随着计算系统的发展，其中的组件变得越来越复杂。因此，用于在组件之间耦合和通信的互连架构也越来越复杂，以确保针对最佳组件操作满足带宽要求。此外，不同的细分市场需要互连架构的不同方面来满足市场需求。例如，服务器需要更高的性能，而移动生态系统有时能够为了节能而牺牲整体性能。然而，大多数结构的单一目的是提供尽可能高的
性能和最大的节能。下面，讨论了许多互连，这些互连将潜在地受益于本文描述的公开内容的各方面。
[0027]一种互连结构架构包括外围组件互连(PCI)快速(PCIe)架构。PCIe的主要目标是使来自不同供应商的组件和设备能够在开放架构中互操作，跨越多个细分市场；客户端(桌面和移动)、服务器(标准、机架规模和企业)以及嵌入式和通信设备。PCI Express是一种高性能、通用的I/O互连，其被定义用于各种未来的计算和通信平台。一些PCI属性(例如，其使用模型、加载
‑
存储架构和软件接口)通过其修订版得以维护，而先前的并行总线实现方式已被高度可扩展的全串行接口所取代。最新版本的PCI Express利用点对点互连、基于交换机的技术和分组化协议的进步，提供新级别的性能和特征。PCI Express支持的一些高级特征包括电源管理、服务质量(本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种设备，包括：包括多个通道的链路，所述链路用于将所述设备连接到接收设备，所述多个通道包括第一通道和第二通道；以及耦合到所述链路的电路，所述电路用于：接收包括第一位和第二位的原始数据以用于在新的时钟周期中传输，其中，所述第一位将分别经由所述第一通道传输，并且所述第二位将分别经由所述第二通道传输；确定是否满足与所述第一位相关联的第一标准；确定是否满足与所述第二位相关联的第二标准；以及至少部分地基于确定是否满足所述第一标准以及是否满足所述第二标准，来确定是否经由所述多个通道传输所述原始数据的倒置版本。2.根据权利要求1所述的设备，其中：确定满足所述第一标准包括：基于所述第一位中的至少一些，确定所述第一通道中的大部分具有需要转换的各自的先前位值；以及确定满足所述第二标准包括：基于所述第二位中的至少一些，确定所述第二通道中的大部分具有需要转换的各自的先前位值。3.根据权利要求2所述的设备，其中，所述第一通道的各自的先前位值与先前的时钟周期相关联，并且其中，所述第二通道的各自的先前位值与所述先前的时钟周期相关联。4.根据权利要求2所述的设备，其中，所述电路还用于：在确定满足所述第一标准之前，确定所述第一通道中的所述大部分的各自的先前位值不同于所述第一位的对应大部分的各自的第一位值；以及在确定满足所述第二标准之前，确定所述第二通道中的所述大部分的各自的先前位值不同于所述第二位的对应大部分的各自的第二位值。5.根据权利要求1所述的设备，其中，所述电路还用于：响应于确定已经满足所述第一标准和所述第二标准，将所述原始数据编码为所述倒置版本以用于经由所述多个通道传输。6.根据权利要求1所述的设备，其中：确定不满足所述第一标准将包括：基于所述第一位的至少一半，确定所述第一通道的至少一半具有不需要转换的各自的先前位值；以及确定不满足所述第二标准将包括：基于所述第二位的至少一半，确定所述第二通道的至少一半具有不需要转换的各自的先前位值。7.根据权利要求1所述的设备，其中，所述电路还用于：响应于确定尚未满足所述第一标准和所述第二标准，在所述多个通道上传输所述原始数据。8.根据权利要求1所述的设备，其中，所述电路还用于：基于确定所述第一位中的大部分具有第一值，来确定满足了所述第一标准；以及基于确定所述第二位中的大部分具有所述第一值，来确定满足了所述第二标准。9.根据权利要求8所述的设备，其中，所述第一值是二进制0或1。10.根据权利要求1
‑
9中任一项所述的设备，其中，所述电路还用于：确定是否满足与所述原始数据的第三位相关联的第三标准；以及
部分地基于确定是否满足所述第三标准，来确定是否经由所述多个通道传输所述原始数据的倒置版本。11.根据权利要求10所述的设备，其中，确定满足所述第三标准将包括：基于所述原始数据的第三位中的至少一些，确定所述多个通道中的第三通道的大部分具有需要转换的各自的先前位值。12.根据权利要求1
‑
9中任一项所述的设备，其中，所述第一通道的数量等于所述第二通道的数量。13.根据权利要求1
‑
9中任一项所述的设备，其中，所述链路是多芯片封装链路，并且其中，所述第一通道和所述第二通道是数据通道。14.一种系统，包括：处理器；耦合到所述处理器的第一设备；以及多个通道，其包括第一通道和第...
【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。