半导体器件及其制造方法技术

本发明专利技术的各个实施例涉及半导体器件及其制造方法。在包括在半导体器件中混在一起的分离栅极型MONOS存储器以及具有部分地嵌入在形成在半导体衬底的主表面中的沟槽中的上电极的沟槽电容器元件的半导体器件中，嵌入在沟槽中的上电极的顶表面的平整度得到改进。形成在半导体衬底之上以形成形成MONOS存储器的存储器单元的控制栅极电极的多晶硅膜嵌入在形成在电容器元件形成区域中的半导体衬底的主表面中的沟槽中，从而形成包括有在沟槽中的多晶硅膜的上电极。硅膜的上电极。硅膜的上电极。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]分案说明
[0002]本申请是于2016年02月18日提交的申请号为201610091368.2、名称为“半导体器件及其制造方法”的中国专利技术专利申请的分案申请。
[0003]相关申请的交叉引用
[0004]2015年3月11日提交的日本专利申请2015
‑
048719号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。


[0005]本专利技术涉及一种半导体器件及其制造方法。本专利技术可应用于，例如，具有非易失性存储器和电容器元件的半导体器件的制造。

技术介绍

[0006]作为电可写入/可擦除非易失性半导体存储器件，EEPROM(电可擦除和可编程只读存储器)已经得到广泛使用。这种存储器件具有由在MISFET的栅极电极之下的氧化物膜或者捕获绝缘膜围绕的导电浮置栅极电极。存储装置将在浮置栅极或者捕获绝缘膜处的电荷累积状态用作存储的信息，并且读出该信息作为晶体管的阈值。
[0007]捕获绝缘膜表示能够累积电荷的绝缘膜。作为其一个示例，该绝缘膜可以由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造半导体器件的方法，包括：(a)提供半导体衬底，所述半导体衬底具有主表面，所述主表面包括存储器单元形成区域和电容器元件形成区域；(b)在所述存储器单元形成区域中，经由第一绝缘膜在所述半导体衬底的所述主表面上方形成第一导体膜；(c)图案化所述第一导体膜以形成控制栅极电极，所述控制栅极电极由在所述存储器单元形成区域中经由所述第一绝缘膜在所述半导体衬底的所述主表面上方的所述第一导体膜形成；(d)在所述步骤(c)之后，在所述电容器元件形成区域中的所述半导体衬底的所述主表面中形成沟槽；(e)在所述沟槽的上表面和所述控制栅极电极上形成第二绝缘膜，所述第二绝缘膜具有电荷累积膜；(f)在所述步骤(e)之后，在所述第二绝缘膜上形成第二导体膜以覆盖所述沟槽和所述控制栅极电极；(g)使所述第二导体膜经受蚀刻处理，以形成存储器栅极电极和第一电极，所述存储器栅极电极由所述存储器单元形成区域中的所述第二导体膜形成，所述第一电极由所述电容器元件形成区域中的所述第二导体膜形成；...

【专利技术属性】
技术研发人员：天羽生淳，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：