多片FPGA的配置方法和多片FPGA系统技术方案

本申请公开了一种多片FPGA的配置方法和多片FPGA系统。多片FPGA的配置方法适用于多片FPGA系统，且包括：多片FPGA系统上电或重启时，多片FPGA系统的处理器并行发送配置命令给多片FPGA芯片，以使多片FPGA芯片进入配置状态；当多片FPGA芯片进入配置状态后，处理器将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片；以及当将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片后，处理器并行读取多片FPGA芯片中的每一片FPGA芯片的配置完成引脚的电平状态，以判断多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常。因此，可减少非易失性存储器的使用数量，管理和维护FPGA芯片的配置文件更加便捷，提高多片FPGA系统的启动效率和可靠性。提高多片FPGA系统的启动效率和可靠性。提高多片FPGA系统的启动效率和可靠性。

【技术实现步骤摘要】
多片FPGA的配置方法和多片FPGA系统


[0001]本申请涉及FPGA
，尤其涉及一种多片FPGA的配置方法和多片FPGA系统。

技术介绍

[0002]当前，随着人工智能、图像识别、云计算、区块链等产业的发展，越来越多的芯片和电子器件被集成到同一系统中，以获得更高的计算能力。其中，现场可编程逻辑阵列(Field Programmable Gate Array，FPGA)芯片因通过加载不同的配置文件就能实现不同的功能，而具有软件的灵活性，又具备硬件的高性能。因此，FPGA芯片在高端应用中越来越受青睐。
[0003]FPGA芯片在实现其功能之前，需要把对应的配置文件从外部以联合测试工作组(Joint Test Action Group，JTAG)方式、主动串行方式、主动并行方式、被动串行方式或被动并行方式输入到FPGA芯片中。在多片FPGA系统中，因为板面空间紧张，布线密度高，业界常常采用主动串行方式将配置文件输入到多片FPGA芯片中，但此种方式需要每一片FPGA芯片都通过串行外设接口(Serial Peripheral interface，SPI)外接一个非易失性存储器(非易失性存储器用于存放相连接的FPGA芯片的配置文件)，多片FPGA芯片之间可通过交换芯片或总线连接，以相互通信。多片FPGA系统上电或启动后，每一片FPGA芯片可通过配置接口从其外接的非易失性存储器中主动读取配置文件，以实现其功能。
[0004]然而，上述采用主动串行方式将配置文件输入到多片FPGA芯片中存在以下缺点：(1)随着FPGA芯片的数量增加，非易失性存储器的数量也随之增加，使得电路板密度、布线复杂度和产品的成本也随之提高；(2)每一片FPGA芯片的配置文件存放于其外接的非易失性存储器中，使得需要升级每一片FPGA芯片的配置文件时，必须将升级的配置文件烧录到每一个非易失性存储器中，存在操作复杂度增加、易出错和配置文件的维护管理难度增加的问题；以及(3)监测和管理将配置文件输入到多片FPGA芯片的过程中是否出现异常或故障的难度大。

技术实现思路

[0005]本申请实施例提供一种多片FPGA的配置方法和多片FPGA系统，可解决现有技术中，多片FPGA系统因每一片FPGA芯片都外接一个存放其配置文件的非易失性存储器，而存在配置文件升级的操作复杂度增加、易出错、配置文件的维护管理难度增加，及电路板密度、布线复杂度和产品的成本较高的问题，及因采用主动串行方式将配置文件输入到FPGA芯片中，而存在监测和管理配置过程是否出现异常或故障的难度大的问题。
[0006]为了解决上述技术问题，本申请是这样实现的：
[0007]本申请提供了一种多片FPGA的配置方法，适用于多片FPGA系统。所述多片FPGA的配置方法包括以下步骤：多片FPGA系统上电或重启时，多片FPGA系统的处理器并行发送配置命令给多片FPGA芯片，以使多片FPGA芯片进入配置状态；当多片FPGA芯片进入配置状态后，处理器将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片；以及当将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片后，处理器并行
读取多片FPGA芯片中的每一片FPGA芯片的配置完成引脚的电平状态，以判断多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常。
[0008]本申请提供了一种多片FPGA系统，其包括：处理器和多片FPGA芯片，多片FPGA芯片分别连接处理器。其中，多片FPGA系统上电或重启时，处理器并行发送配置命令给多片FPGA芯片，以使多片FPGA芯片进入配置状态；当多片FPGA芯片进入配置状态后，处理器将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片；当将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片后，处理器并行读取多片FPGA芯片中的每一片FPGA芯片的配置完成引脚的电平状态，以判断多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常。
[0009]在本申请实施例中，通过处理器自外部读取多片FPGA芯片对应的配置文件，再以并行发送配置文件给被动串行方式配置的多片FPGA芯片，节省非易失性存储器的使用数量及其外围器件，降低电路板的密度和布线复杂度，从而降低多片FPGA系统的成本。另外，由于处理器自外部读取多片FPGA芯片对应的配置文件，使得配置文件升级的操作简单，配置文件的管理和维护更加便捷。此外，由于处理器并行发送配置文件给多片FPGA芯片，因此，提高了多片FPGA系统的启动效率。再者，由于处理器可判断多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常，因此，提高了多片FPGA系统的可靠性。
附图说明
[0010]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0011]图1为依据本申请的多片FPGA系统的第一实施例结构示意图；
[0012]图2为依据本申请的多片FPGA系统的第二实施例结构示意图；
[0013]图3为依据本申请的多片FPGA系统的第三实施例结构示意图；以及
[0014]图4为依据本申请的多片FPGA的配置方法的一实施例方法流程图。
具体实施方式
[0015]以下将配合相关附图来说明本专利技术的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
[0016]必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。
[0017]必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。
[0018]请参阅图1，其为依据本申请的多片FPGA系统的第一实施例结构示意图。如图1所示，多片FPGA系统100包括：处理器110和多片FPGA芯片120，多片FPGA芯片120分别连接处理器110(即多片FPGA芯片120多对一地连接处理器110)。其中，多片FPGA系统100上电或重启时，处理器110并行发送配置命令给多片FPGA芯片120，以使多片FPGA芯片120进入配置状态；当多片FPGA芯片120进入配置状态后，处理器110将自外部读取的多片FPGA芯片120对应
的配置文件并行发送给多片FPGA芯片120；当将自外部读取的多片FPGA芯片120对应的配置文件并行发送给多片FPGA芯片120后，处理器110并行读取多片FPGA芯片120中的每一片FPGA芯片120的配置完成引脚CONF_DONE的电平状态，以判断多片FPGA芯片120中的任一片FPGA芯片120的状态是否发生异常。其中，多片FPGA系统100可为但不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多片FPGA的配置方法，适用于多片FPGA系统，其特征在于，包括以下步骤：步骤A：所述多片FPGA系统上电或重启时，所述多片FPGA系统的处理器并行发送配置命令给多片FPGA芯片，以使所述多片FPGA芯片进入配置状态；步骤B：当所述多片FPGA芯片进入所述配置状态后，所述处理器将自外部读取的所述多片FPGA芯片对应的配置文件并行发送给所述多片FPGA芯片；以及步骤C：当将自外部读取的所述多片FPGA芯片对应的所述配置文件并行发送给所述多片FPGA芯片后，所述处理器并行读取所述多片FPGA芯片中的每一片FPGA芯片的配置完成引脚的电平状态，以判断所述多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常。2.根据权利要求1所述的多片FPGA的配置方法，其特征在于，还包括：当所述处理器判断所述多片FPGA芯片中的任一片FPGA芯片的状态发生异常时，重新发送所述配置命令给发生状态异常的FPGA芯片，并将自外部读取的所述发生状态异常的FPGA芯片对应的配置文件发送给所述发生状态异常的FPGA芯片。3.根据权利要求1所述的多片FPGA的配置方法，其特征在于，还包括：当所述处理器判断所述多片FPGA芯片中的任一片FPGA芯片的状态发生异常时，输出出错信息。4.根据权利要求1所述的多片FPGA的配置方法，其特征在于，还包括：在所述处理器将自外部读取的所述多片FPGA芯片对应的所述配置文件并行发送给所述多片FPGA芯片的过程中，所述处理器并行读取所述多片FPGA芯片中的每一片FPGA芯片的状态信号引脚的电平状态，以判断所述多片FPGA芯片中的任一片FPGA芯片的配置是否发生异常；当所述处理器判断所述多片FPGA芯片中的任一片FPGA芯片的配置发生异常时，停止对发生配置异常的FPGA芯片发送其对应的配置文件；以及在对未发生配置异常的FPGA芯片发送其对应的配置文件后，所述处理器重新发送所述配置命令给所述发生配置异常的FPGA芯片，并将自外部读取的所述发生配置异常的FPGA芯片对应的所述配置文件发送给所述发生配置异常的FPGA芯片。5.根据权利要求1所述的多片FPGA的配置方法，其特征在于，所述步骤A包括：所述多片FPGA系统上电或重启时，所述处理器通过配置寄存器并行发送所述配置命令给所述多片FPGA芯片，以使所述多片FPGA芯片进入所述配置状态。6.根据权利要求1所述的多片FPGA的配置方法，其特征在于，所述步骤B包括：当所述多片FPGA芯片进入所述配置状态后，所述处理器通过时钟寄存器并行发送时钟给所述多片FPGA芯片，并将自外部读取的所述多片FPGA芯片对应的所述配置文件通过数据输入寄存器并行发送给所述多片FPGA芯片。7.根据权利要求6所述的多片FPGA的配置方法，其特征在于，当所述多片FPGA芯片进入所述配置状态后，所述处理器通过所述时钟寄存器并行发送时钟给所述多片FPGA芯片，并将自外部读取的所述多片FPGA芯片对应的所述配置文件通过所述数据输入寄存器并行发送给所述多片FPGA芯片的步骤包括：当所述多片FPGA芯片进入所述配置状态后，所述处理器通过所述时钟寄存器并行发送第N个时钟给所述多片FPGA芯片时，通过所述数据输入寄存器并行发送所述多片FPGA芯片对应的所述配置文件的第N个比特给所述多片FPGA芯片。
8.根据权利要求7所述的多片FPGA的配置方法，其特征在于，所述处理器通过所述时钟寄存器并行发送第N个时钟给所述多片FPGA芯片时，通过所述数据输入寄存器并行发送所述多片FPGA芯片对应的所述配置文件的第N个比特给所述多片FPGA芯片的步骤包括：当所有FPGA芯片对应的配置文件相同时，所述处理器将所述配置文件的数据填入到所述数据输入寄存器的各个比特位后，再通过所述数据输入寄存器的各个比特位并行发送给所述多片FPGA芯片；以及当所有FPGA芯片对应的配置文件不相同时，所述处理器将所述多片FPGA芯片对应的多个所述配置文件各自读取一位后，存放在临时变量的对应位置上，并将所述临时变量一次性写...

【专利技术属性】
技术研发人员：王江，
申请(专利权)人：讯牧信息科技上海有限公司，
类型：发明
国别省市：