电连接器的浮动接口制造技术

一种包括壳体基底（１２０）的电连接器（１００）。电路晶片（１１０）具有安装在所述壳体基底里的后部（１１３）和延伸超过所述壳体基底以便与配合电连接器接触的接口部分（１１７）。所述电晶片在所述后部和所述接口部分之间具有挠性部分（１１２）。该挠性部分包括多个孔（１１４），这些孔（１１４）允许所述接口部分在和所述电晶片的平面相交的方向运动，从而有助于和配合电连接器的对准。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
电连接器的浮动接口
本专利技术涉及电连接器的改进，该电连接器将印刷电路板彼此相连，更具体地，本专利技术涉及包括一种包括浮动接口(floating interface)的电连接器，其能够确保连接器元件间的正确接触。
技术介绍
各种诸如电子计算机的电子系统包括众多安装在印刷电路板上的部件，诸如子板和主板，它们彼此相连，以便在整个系统中传送信号和能量。在电路板之间传送信号和能量需要电路板之间的电连接器。典型的连接器组件包括插头连接器和插孔连接器。每个插头和插孔连接器可以包括多个电晶片(electrical wafer)。电晶片可以是薄的印刷电路板或是塑料载体中的一系列层压接触片。一个连接器中的电晶片可以和另一个连接器中的电晶片通过底板(backplane)相连通。另外，该电晶片可用正交方式进行边缘配合，从而不再需要底板。但是，电晶片可能会在容纳它的连接器中对不准。这种对不准可能是由制造电晶片和/或连接器的制造工艺所造成的。彼此配合的两晶片之间的对不准产生不良的连接，进而在晶片之间形成不良的信号通道。例如，在一个连接器中形成接收晶片的安装通道，可能会导致与另一个连接器中的相应电晶片产生对不准。即，一个连接器的通道具有第一公差，而另一连接器的通道具有相似或不同公差的通道。两公差的叠加造成所述晶片可以在很大的范围内移动。如果晶片的移动范围太大，会在配合晶片之间产生不良的电连接。即，如果两个晶片以在它们之间提供不良接触的角度彼此配合，那么两晶片之间的电连接就不是所希望的，或者两者之间的连接不存在。另外，经过一段时间，由于使用连接器的系统中的应力和应，该连接器会发生挠曲变形。当某个晶片和与之配合的对应晶片对不准时，两个晶片之间的信号就会被削弱、减小或者甚至被完全地阻断。同样，对不准可能会发生在使用传统接触方式的连接器系统中。-->
技术实现思路
需要一种克服上述缺点的电晶片连接器。上述这些问题由根据权利要求1所述的电连接器所解决。本专利技术是一种包括壳体基底的电连接器。电路晶片具有：安装在壳体基底内的后部；以及，延伸超过壳体基底的接口部分，该部分用于与配合的电连接器接触。该电路晶片具有位于后部和接口部分之间的挠性部分。该挠性部分包括多个孔，所述孔允许接口部分在和电路晶片平面相交的方向上移动，从而利于与配合的电连接器对准。附图说明下面将结合附图对本专利技术的实施例进行描述，其中：图1是根据本专利技术实施例中的插孔连接器的内部轴测图；图2是根据本专利技术实施例中的插头连接器的内部轴测图；图3是根据本专利技术实施例中的接地端的轴测图；图4是根据本专利技术实施例中的信号端的轴测图；图5是根据本专利技术实施例的、和插头晶片正交配合的插孔晶片的内部轴测图；图6是根据本专利技术实施例中的插孔连接器的轴测图；图7是根据本专利技术实施例中的插头连接器的轴测图；图8A-8C示出根据本专利技术实施例的、与插头晶片配合的插孔晶片的俯视图；图9A-9C示出根据本专利技术实施例的、与插头晶片配合的插孔晶片的侧视图；图10是根据本专利技术实施例的、以共面方式和插头连接器配合的插孔连接器的轴测图；图11是根据本专利技术实施例的插头连接器的轴测图；图12是根据本专利技术实施例的插头连接器的内部轴测图；图13是侧视图，示出根据本专利技术实施例的插孔晶片在向上移动的过程中，信号端和接地端的运动；以及图14是根据本专利技术实施例的锁闩系统的轴测图。-->具体实施方式图1是根据本专利技术实施例的插孔连接器100的内部轴测图。该插孔连接器100包括壳体基底120和插孔电路板或晶片110，该晶片具有后部113、挠性部分112和接口部分117(图1仅示出了一个插孔晶片110)。该壳体基底120包括接口侧118、侧壁116和后壁108。该后壁108包括具有锁闩配合部件123的盖配合凹口122，锁闩配合部件123用来容纳和保持形成在盖(未示出)上的盖锁闩部件(未示出)。锁闩部件130在接口侧118处从壳体基底120的底部向外延伸。锁闩部件130可以与壳体基底120整体地形成，或者是安装在壳体基底120上的单独结构。该壳体基底120还包括沿其长度延伸的通道128。每个通道128包括一系列的插孔。每个插孔126保持一个顺性接触件(compliant contact)106。每个顺性接触件106包括：向下延伸穿过壳体基底120底部的单个插脚；以及，向上延伸穿过壳体基底120顶部的双插脚(未示出)。每个通道128由后壁108关闭并且在接口侧118打开。在接口侧118处，每个通道128被定位在挠性限位楔(flex limiting wedge)124之间。该挠性限位楔124形成为：远离接口侧118的宽端125比靠近接口侧118的锥形端127更宽。或者，该挠性限位楔124可能被包括在浮动接口壳体620的内部(示出在图6中)，而不是被包括在壳体基底120中。每个通道128容纳并保持一个插孔电路板或晶片110。每个插孔晶片110包括基底配合边缘(由插入到通道128中的插孔晶片110遮盖)和插头配合边缘111。该基底配合边缘具有信号接触衬垫(未示出)，并且该插头配合边缘111也具有信号接触衬垫190，以及接地接触衬垫(在插孔晶片110的相对一侧上)。如图1所示，该插头配合边缘111位于接口部分117的边缘处。信号和接地端、或接触元件22和12(如图3和图4所示)分别和插头配合边缘111上的接触衬垫相连。即，接地端与接地接触衬垫接触的同时，信号端22与信号接触衬垫190接触。基底配合边缘的接触衬垫(未示出)定位在顺性接触件106的双插脚(未示出)之间。即，该双插脚跨在所述插孔晶片110上，并且在位于基底配合边缘上的接触片处与插孔晶片接触。所述顺性接触件106又通过形成在印刷电路板102中的插孔和印刷电路板102相连，该插孔容纳并且保持顺性接触件106的单个插脚。因此，可以在印刷电路板102和插孔晶片110之间形成电通路。-->插孔晶片110的后部113牢固地保持在通道128中。该插孔晶片110从后部113到挠性部分112被牢固地保持。在各插孔晶片110中形成挠性孔114。该挠性孔114形成一列或多列，该一列或多列在与通道128长度相交的方向上延伸。挠性孔114的列间距大约等于挠性限位楔124的长度，这样，一列挠性孔114靠近挠性限位楔124的宽端125，而另一列挠性孔114靠近挠性限位楔124的锥形端127。虽然插孔晶片110可能覆盖有焊料掩膜(soldermask)，但是可以将该焊料掩膜从挠性部分112处除去，从而增强挠性部分112的挠性。另外，挠性孔114在插孔晶片100中提供了弱化区域，这样，挠性孔114之间的区域、即挠性部分112比插孔晶片110的后部113或接口部分117更易于挠曲变形。同样，可以将挠性部分112中的铜除去，从而进一步地弱化挠性部分112。各挠性部分112的挠曲变形由挠性限位楔124限制，挠性限位楔定位在插孔晶片110两侧。如上所述，该挠性限位楔124可被包括在壳体基底120内或浮动接口壳体620的内部。因为各挠性限位楔124的锥形端127要薄于其宽端125，所以该插孔晶片110可以在位于该插孔晶片110两侧的两个挠性限位楔124的锥形端127之间挠曲变形。线A示出挠性部分112可以挠曲变形的方向，以及接口部分117可以移本文档来自技高网...

【技术保护点】
一种电连接器（１００，２００），包括壳体基底（１２０，２２０）和电路晶片（１１０，２１０），该电路晶片具有安装在所述壳体基底内的后部（１１３，２１３）以及延伸超过所述壳体基底以便与配合电连接器接触的接口部分（１１７，２１７），其特征在于：　　　　所述电路晶片具有位于所述后部和所述接口部分之间的挠性部分（１１２，２１２），所述挠性部分包括多个孔（１１４，２１４），这些孔（１１４，２１４）允许所述接口部分在和所述电晶片的平面相交的方向上运动，从而有助于和所述配合电连接器的对准。

【技术特征摘要】
US 2002-1-9 10/042,6351、一种电连接器(100，200)，包括壳体基底(120，220)和电路晶片(110，210)，该电路晶片具有安装在所述壳体基底内的后部(113，213)以及延伸超过所述壳体基底以便与配合电连接器接触的接口部分(117，217)，其特征在于：所述电路晶片具有位于所述后部和所述接口部分之间的挠性部分(112，212)，所述挠性部分包括多个孔(114，214)，这些孔(114，214)允许所述接口部分在和所述电晶片的平面相交的方向上运动，从而有助于和所述配合电连接器的对准。2、根据权利要求1所述的电连接器，其中，多个所述电晶片被安装在所述壳体基底中，并且彼此平行排列。3、根据权利要求2所述的电连接器，还包括接口壳体(620，720)，其具有用...

【专利技术属性】
技术研发人员：亚历山大W哈西尔科格鲁，兰德尔R亨利，戴维K福勒，林恩R赛普，阿塔利S泰勒，詹姆斯L费德，
申请(专利权)人：蒂科电子公司，
类型：发明
国别省市：US[美国]