一种整流电路制造方法、整流电路、电压变换电路及电源技术

本发明专利技术属于微电子技术领域，公开了一种整流电路制造方法及与之相应的整流、电压变换电路及电源；基于直

【技术实现步骤摘要】
一种整流电路制造方法、整流电路、电压变换电路及电源


[0001]本专利技术属于微电子
，尤其涉及一种整流电路制造方法、整流电路、电压变换电路及电源。

技术介绍

[0002]整流电路是电子电路的重要电路结构之一，随着电子电路应用的深入，对整流电路提出了越来越多的细分的技术要求，不仅需要电路的性能优越，同时还希望具有较高的技术经济价值。

技术实现思路

[0003]本专利技术基于直
‑
直转换器电路中整流单元的性能优化，改进了一种MOSFET（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管）整流单元的制程工艺，并获得了良好的电气特性，在现有结构上集成肖特基整流区域与MOSFET寄生体二极管并联，可取代MOSFET与续流二极管并联结构并获得更低的反向恢复特性，从而减小高频下的导通功耗。
[0004]此外，本专利技术在工艺实现过程中不需要额外新增光罩，不增加此类制程成本，使得制程改进可延续性高，利于提升工艺改进的效率。
[0005]通过光罩预设步骤，制备第一光罩、第二光罩直至第N光罩，其中，N为大于10的正整数；制备第N+1光罩、第N+2光罩直至第M光罩，其中，M为大于12的正整数。
[0006]并通过光罩优化步骤：依次使用第一光罩、第二光罩直至第N光罩，以及第N+1光罩直至第M光罩；其中，M＞N；将预设的电路图形转换至预设的目标位置。
[0007]通过设置栅结构制备步骤，实现屏蔽栅结构的制备；其中，屏蔽栅的制备共使用M个光罩；制备肖特基整流电路的第一特征图形于第R光罩上，制备肖特基整流电路的第二特征图形于第R+1光罩上；其中，N≤R≤M，M≠N；制备肖特基整流电路所需的最后一特征图形于第S光罩上；其中，N≤R≤S≤M，M≠N，R和S均为正整数；上述步骤与屏蔽栅的现有工艺集成后进行优化，无需新增其它光罩来处理特征图形。
[0008]进一步，通过结构关联步骤，调整栅结构制备步骤中的工艺参数，使肖特基整流电路与屏蔽栅的寄生体二极管并联；其中，屏蔽栅为沟槽结构，且在该沟槽结构中引入ILD层间介电体和多晶硅栅；该层间介电体用于隔离填充于沟槽中的多晶硅栅；进而连接整流电路的源、栅、漏极至整流电路的引脚，并将源极、栅极通过接触孔连接至金属层实现电路拓扑的器件化。
[0009]为了改进性能，其续流部生成步骤通过接触孔连接源极和栅极，将接触孔穿过ILD层间介电体并与源、栅和漏极连通。
[0010]其肖特基整流电路的源极直接与金属层电连接，整流电路的源极远离金属层的一端通过沟槽结构与漏极电连接，沟槽结构在第R光罩和第S光罩之间获得所述特征图形，所有上述光罩均在原有工艺的基础上改进了特征图形，但无需引入新的光罩制程；不增加此
类制程成本，使得制程改进可延续性高，利于提升工艺改进的效率。
[0011]为了进一步改善栅结构与整流结构的关联，本专利技术还公开了功能区优化步骤，通过制备功能区优化层，将沉积、电镀和/或其它膜工艺制备获得的膜结构，并将功能区优化层的MOSFET功能区图形和肖特基整流区图形在同一光罩或同一系列光罩作用下转移至目标位置。
[0012]在肖特基整流区经第N光罩转移后，在整流区漏极上转移至少两个接触孔的特征图形以改进电路特性。
[0013]进一步地，通过对氧氮夹层掩膜的去除过程来定义或刻蚀获得MOSFET及整流单元的栅氧化层工作窗口，其工作窗口用于通过氧化工艺制得栅氧化层；其栅氧化层用于隔离栅多晶硅层和其它相关各层并获得相关的电路单元。
[0014]其中，氧氮夹层包括第一掩膜、第二掩膜和第三掩膜；该第一掩膜为第一氧化层或热氧化层，第二掩膜为氮化物层，第三掩膜为第二氧化层。
[0015]进一步地，氧氮夹层掩膜在屏蔽栅区去除前的制程还包括沟槽组刻蚀、厚氧沉积、多晶硅源极沉积、多晶硅源极回刻、多晶硅凹槽回刻、HDP（High
‑
Density Plasma）化学气相沉积和氧化物CPM（ChemicalMechanicalPolishing，化学机械抛光）。具体地：沟槽组刻蚀步骤通过外延获得第一型基底层，并在第一型基底层中刻蚀获得栅极沟槽组，该栅极沟槽组包括至少三个沟槽，且栅极沟槽组中每个沟槽的深度应不小于预设的源极第一沟槽的深度。
[0016]通过厚氧沉积步骤沉积硅第三氧化层于栅极沟槽组的底面及侧立面，该第三氧化层与第二氧化层可具备相同或不同的氧化物材料。
[0017]通过多晶硅源沉积步骤沉积多晶硅于第三氧化层直至填充栅极沟槽及工件表层，形成源极多晶硅，即第一多晶硅层。
[0018]通过多晶硅源回刻步骤回刻多晶硅源所在的第一多晶硅层，保留栅极沟槽组的厚氧层侧墙，获得由厚氧侧墙覆盖的第二沟槽组；其中，第二沟槽组的深度大于氧氮夹层掩膜的厚度。
[0019]通过加光阻的多晶硅凹槽刻蚀步骤结合光阻获得与肖特基整流电路距离较近的至少两个第三沟槽组。
[0020]进一步地，通过氧化物HDP步骤采用高密度等离子体CVD（Chemical Vapor Deposition，化学气相沉积）获得第四氧化物层，来封堵第一多晶硅层。
[0021]通过氧化物CMP步骤，以第二掩膜为终止层，采用化学机械抛光制程获得齐平的工件表面。
[0022]进一步地，本专利技术方法还公开了获取SBR（Super Barrier Rectifier，超级势垒整流器）电路的一种改进。
[0023]其中：在氧氮夹层掩膜在屏蔽栅区去除后的制程还包括门极氧化、门多晶硅沉积、门多晶硅CMP及刻蚀、氮氧化物去除、P阱光刻植入及功能区隔离步骤。
[0024]通过门极氧化步骤，在去除氧氮夹层掩膜并刻蚀获得门极沟槽后，氧化生成覆盖MOSFET区的氧化层以及在门极沟槽内连通第一氧化层并填充SBR区域沟槽的栅极氧化层；该栅极氧化层与原有氧化层结合形成第五氧化层。
[0025]通过门多晶硅沉积步骤沉积多晶到门极沟槽中并进一步覆盖整个器件表面至预
设厚度。
[0026]通过门多晶硅CMP及刻蚀步骤，以第五氧化层为终止层，采用CMP方法在MOSFET区获得裸露的氧化层并在源极区域保留多晶硅，其中，在MOSFET区的多晶硅须经刻蚀制程后低于裸露的氧化层表面，使得在SBR区的多晶硅层与其它材质齐平。
[0027]通过氮氧化物去除步骤去除SBR区的氮氧化物，获得处于源极沟槽及突出于氧化层的多晶硅工件。
[0028]通过P阱光刻及植入步骤，构造P阱并将电极接触体植入MOSFET区。
[0029]通过功能区隔离步骤，采用层间介电体填充工件表面各沟槽并覆盖整个工件。
[0030]进一步地，通过改进的金属层制备步骤和接触孔连通步骤，在层间介电体外构造金属薄膜，使金属薄膜经接触孔与MOSFET区及SBR区连通。
[0031]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOSFET整流电路制造方法，其特征在于，包括：光罩预设步骤：制备第一光罩、第二光罩直至第N光罩，其中，N为大于10的正整数；制备第N+1光罩、第N+2光罩直至第M光罩，其中，M为大于12的正整数；光罩优化步骤：依次使用所述第一光罩、所述第二光罩直至所述第N光罩、所述第N+1光罩直至所述第M光罩；其中，M＞N；通过所述第一至第M光罩的使用，将预设的电路图形转换至预设的目标位置；栅结构制备步骤：制备屏蔽栅（10），其中，所述屏蔽栅（10）的制备共使用M个光罩；制备肖特基整流电路（20）的第一特征图形于第R光罩上，制备所述肖特基整流电路（20）的第二特征图形于第R+1光罩上；其中，N≤R≤M，M≠N；制备所述肖特基整流电路（20）所需的最后一特征图形于第S光罩上；其中，N≤R≤S≤M，M≠N，R和S均为正整数；结构关联步骤：调整所述栅结构制备步骤中的工艺参数，使所述肖特基整流电路（20）与所述屏蔽栅（10）的寄生体二极管并联；所述屏蔽栅（10）为沟槽结构，所述屏蔽栅（10）包括ILD层间介电体（122）和多晶硅栅（116），所述层间介电体（122）用于隔离填充于所述沟槽中的所述多晶硅栅（116）；连接所述整流电路的源（108）、栅（116）、漏（100）极至所述整流电路的引脚，其中所述源（108）极、所述栅（116）极通过接触孔（126）连接至金属层（128）；续流部生成步骤：通过所述接触孔（126）连接所述源（108）极和所述栅（116）极，所述接触孔（126）穿过ILD层间介电体（122）并与所述源（108）、所述栅（116）和所述漏（100）极连通；其中所述肖特基整流电路（20）的源（108）极直接与所述金属层（128）电连接，所述整流电路（20）的源（108）极远离所述金属层（128）的一端通过沟槽结构与所述漏（100）极电连接，所述沟槽结构在所述第R光罩和所述第S光罩之间获得所述特征图形。2.如权利要求1所述的方法，还包括：功能区优化步骤：制备功能区优化层，所述功能区优化层为膜结构，由沉积、电镀和/或其它膜工艺制备；所述功能区优化层的特征图形包括MOSFET功能区图形和肖特基整流区图形；所述MOSFET功能区图形和所述肖特基整流区图形在同一光罩或同一系列光罩作用下转移至目标位置；其中，所述肖特基整流区经所述第N光罩转移后，在所述整流区漏极上转移至少两个所述接触孔的特征图形。3.如权利要求2所述的方法，其中：通过对氧氮夹层掩膜的去除过程来定义或刻蚀获得MOSFET及整流单元的栅氧化层工作窗口，所述工作窗口用于通过氧化工艺制得栅氧化层；所述栅氧化层用于隔离栅多晶硅层和其它相关各层并获得相关的电路单元；所述氧氮夹层包括第一掩膜（102）、第二掩膜（106）和第三掩膜（104）；所述第一掩膜（102）为第一氧化层或热氧化层，所述第二掩膜（106）为氮化物层，所述第三掩膜为第二氧化层（104）。4.如权利要求3所述的方法，还包括MOSFET电路优化步骤，其中，所述氧氮夹层掩膜在屏蔽栅（10）区去除前的制程还包括：沟槽组刻蚀步骤（302）：外延获得第一型基底层，并在所述第一型基底层中刻蚀获得栅极沟槽组（101），所述栅极沟槽组（101）包括至少三个沟槽，所述栅极沟槽组（101）中每个沟槽的深度应不小于预设的源极第一沟槽的深度；
厚氧沉积步骤（304）：沉积硅第三氧化层（105）于所述栅极沟槽组（101）的底面及侧立面，所述第三氧化层（105）与所述第二氧化层（104）具备相同或不同的氧化物材料；多晶硅源沉积步骤（306）：沉积多晶硅...

【专利技术属性】
技术研发人员：韩健，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：