半导体封装制造技术

半导体封装包括重分布基板和在其上的半导体芯片。重分布基板包括：接地凸块下图案；信号凸块下图案，与接地凸块下图案横向地间隔开；第一信号线图案，设置在信号凸块下图案上并耦接到对应的信号凸块下图案；以及第一接地图案，耦接到接地凸块下图案并与第一信号线图案横向地间隔开。信号凸块下图案和接地凸块下图案中的每一个包括：第一部分；以及第二部分，形成在第一部分上并且比第一部分宽。接地凸块下图案的第二部分比信号凸块下图案的第二部分宽。接地凸块下图案与第一信号线图案在竖直方向上重叠。第一接地图案不与信号凸块下图案在竖直方向上重叠。在竖直方向上重叠。在竖直方向上重叠。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求2020年9月9日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0115321的优先权，其内容通过引用整体并入本文。


[0003]本专利技术构思的实施例涉及一种半导体封装，并且更具体地，涉及一种包括重分布基板的半导体封装及其制造方法。

技术介绍

[0004]半导体封装实现了在电子产品中使用的集成电路芯片。通常，半导体封装被配置为使得半导体芯片安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。

技术实现思路

[0005]本专利技术构思的一些实施例提供了一种具有提高的可靠性的半导体封装及其制造方法。
[0006]根据本专利技术构思的一些实施例，半导体封装包括：重分布基板；以及半导体芯片，设置在重分布基板上。重分布基板包括：接地凸块下图案(ground under
‑
bump pattern)；多个信号凸块下图案(signal under
‑
bump pattern)，与接地凸块下图案横向地间隔开；多个第一信号线图案，设置在多个信号凸块下图案上，并与多个信号凸块下图案中的对应图案耦接；以及第一接地图案，耦接到接地凸块下图案，并与第一信号线图案横向地间隔开。信号凸块下图案和接地凸块下图案中的每一个包括：第一部分；以及第二部分，形成在第一部分上并比第一部分宽。接地凸块下图案的第二部分比信号凸块下图案的第二部分宽。接地凸块下图案与多个第一信号线图案在竖直方向上重叠。第一接地图案不与多个信号凸块下图案在竖直方向上重叠。
[0007]根据本专利技术构思的一些实施例，一种半导体封装包括：重分布基板，包括彼此面对的第一表面和第二表面；半导体芯片，设置在重分布基板的第一表面上；以及多个接地焊接图案，设置在重分布基板的第二表面上。重分布基板包括：凸块下图案，包括多个接地凸块下图案和多个信号凸块下图案，多个信号凸块下图案与接地凸块下图案横向地间隔开；第一导电图案，设置在凸块下图案的顶表面上并电连接到凸块下图案；以及第二导电图案，设置在第一导电图案上并耦接到第一导电图案。接地凸块下图案包括：多个第一部分，连接到多个接地焊接图案中的相应图案；以及第二部分，在平行于半导体芯片的顶表面的第一方向上延伸并连接到多个第一部分。第一导电图案包括多个第一信号线图案，该多个第一信号线图案耦接到多个信号凸块下图案中的相应图案。第二导电图案包括在第一方向上延伸的第二接地线图案。多个第一信号线图案设置在接地凸块下图案的顶表面和第二接地线图案的底表面之间。
[0008]根据本专利技术构思的一些实施例，半导体封装包括：重分布基板，包括彼此面对的第一表面和第二表面；半导体芯片，设置在重分布基板的第一表面上；以及多个焊接图案，设置在重分布基板的第二表面上。重分布基板包括：接地凸块下图案(ground under
‑
bump pattem)；下接地线图案，设置在接地凸块下图案上，该下接地线图案在平行于半导体芯片的顶表面的第一方向上延伸；上接地线图案，与下接地线图案在竖直方向上间隔开，该上接地线图案在第一方向上延伸；接地接合焊盘，介于上接地线图案和半导体芯片的芯片焊盘之间；信号凸块下图案，与接地凸块下图案横向地间隔开；多个下信号线图案，设置在接地凸块下图案的顶表面和下接地线图案的底表面之间；以及多个上信号线图案，设置在下接地线图案的顶表面和上接地线图案的底表面之间。接地凸块下图案和信号凸块下图案中的每一个包括：第一部分，耦接到多个焊接图案之一；以及第二部分，连接到第一部分并且比第一部分宽。接地凸块下图案的第二部分的截面面积大于信号凸块下图案的第二部分的截面面积。
附图说明
[0009]图1A是根据一些实施例的半导体封装的截面图。
[0010]图1B是示出了图1A的部分I的放大图。
[0011]图1C是图1A的部分II的放大图。
[0012]图1D是根据一些实施例的凸块下图案的平面图。
[0013]图1E是根据一些实施例的第一导电图案的平面图。
[0014]图1F是根据一些实施例的第二导电图案的平面图。
[0015]图1G是根据一些实施例的凸块下种子图案和凸块下图案的截面图。
[0016]图2A至图2N示出了根据一些实施例的制造半导体封装的方法的截面图。
[0017]图3是根据一些实施例的半导体封装的截面图。
[0018]图4是根据一些实施例的半导体封装的截面图。
[0019]图5是根据一些实施例的半导体封装的截面图。
[0020]图6是根据一些实施例的半导体封装的截面图。
具体实施方式
[0021]在本说明书中，相同的附图标记可以表示相同的组件。
[0022]本文所使用的“约”或“近似”包括所述值和本领域普通技术人员所确定的对于特定值而言在可接受的偏差范围内的平均值，其考虑了所讨论的测量以及与特定量的测量相关联的误差，即，测量系统的局限性。
[0023]图1A是根据一些实施例的半导体封装的截面图。图1B是图1A的部分I的放大图。图1C是图1A的部分II的放大图。图1D是根据一些实施例的凸块下图案的平面图。图1E是根据一些实施例的第一导电图案的平面图。图1F是根据一些实施例的第二导电图案的平面图。图1B对应于沿图1D、图1E或图1F的线A
‑
B截取的截面。
[0024]参照图1A、图1B、图1C、图1D和图1E，根据一些实施例，半导体封装1包括重分布基板100、半导体芯片200和焊接图案500。重分布基板100具有彼此面对的第一表面和第二表面。第一表面可以是重分布基板100的顶表面，并且第二表面可以是重分布基板100的底表
面。
[0025]根据一些实施例，焊接图案500设置在重分布基板100的第二表面上。焊接图案500用作半导体封装1的端子。焊接图案500可以包括焊球、凸块、柱或其任何组合。焊接图案500包括焊接材料。在本说明书中，焊接材料包括锡、铋、铅、银或其任何合金。焊接图案500包括接地焊接图案500G、信号焊接图案500S和电源焊接图案500P。接地焊接图案500G、信号焊接图案500S和电源焊接图案500P彼此横向地间隔开并且电隔离。施加到电源焊接图案500P的电压与施加到接地焊接图案500G的电压不同。信号焊接图案500S用作将数据信号输入到半导体芯片200或从半导体芯片200输出的路径。
[0026]根据一些实施例，重分布基板100包括凸块下图案160、凸块下种子图案170、第一导电图案110S、110G和110P、第二导电图案120S、120G和120P、第三导电图案130S、130G和130P、第四导电图案140S、140G和140P、接合焊盘150和介电层。介电层可以包括第一介电层101、第二介电层102、第三介电层103、第四介电层104、第五介电层105和第六介电层10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：重分布基板；以及半导体芯片，设置在所述重分布基板上，其中，所述重分布基板包括：接地凸块下图案；多个信号凸块下图案，与所述接地凸块下图案横向地间隔开；多个第一信号线图案，设置在所述多个信号凸块下图案上，并与所述多个信号凸块下图案中的对应图案耦接；以及第一接地图案，耦接到所述接地凸块下图案，并与所述第一信号线图案横向地间隔开，其中，所述信号凸块下图案和所述接地凸块下图案中的每一个包括：第一部分；以及第二部分，形成在所述第一部分上并且比所述第一部分宽，其中，所述接地凸块下图案的所述第二部分比所述信号凸块下图案的所述第二部分宽，其中，所述接地凸块下图案与所述多个第一信号线图案在竖直方向上重叠，并且其中，所述第一接地图案不与所述多个信号凸块下图案在竖直方向上重叠。2.根据权利要求1所述的半导体封装，其中，所述接地凸块下图案的所述第一部分包括多个第一部分，并且所述接地凸块下图案的所述第二部分连接到所述接地凸块下图案的所述多个第一部分。3.根据权利要求1所述的半导体封装，其中，所述重分布基板还包括第二接地图案，所述第二接地图案设置在所述第一接地图案上并电连接到所述第一接地图案，其中，所述第二接地图案与所述多个第一信号线图案在竖直方向上重叠。4.根据权利要求3所述的半导体封装，其中，所述第二接地图案比所述多个第一信号线图案中的每一个宽。5.根据权利要求1所述的半导体封装，其中，所述重分布基板还包括凸块下种子图案，所述凸块下种子图案覆盖所述信号凸块下图案的所述第一部分的侧壁和所述信号凸块下图案的所述第二部分的底表面，其中，所述凸块下种子图案不覆盖所述信号凸块下图案的所述第一部分的底表面。6.根据权利要求1所述的半导体封装，其中，所述信号凸块下图案比所述多个第一信号线图案中的每一个厚，并且所述接地凸块下图案比所述多个第一信号线图案中的每一个厚。7.根据权利要求6所述的半导体封装，其中，所述信号凸块下图案的厚度在5μm至20μm的范围内。8.一种半导体封装，包括：重分布基板，包括彼此面对的第一表面和第二表面；半导体芯片，设置在所述重分布基板的第一表面上；以及多个接地焊接图案，设置在所述重分布基板的第二表面上；其中，所述重分布基板包括：凸块下图案，包括多个接地凸块下图案和多个信号凸块下图案，所述多个信号凸块下
图案与所述接地凸块下图案横向地间隔开；第一导电图案，设置在所述凸块下图案的顶表面上并电连接到所述凸块下图案；以及第二导电图案，设置在所述第一导电图案上并耦接到所述第一导电图案，其中，所述接地凸块下图案包括：多个第一部分，连接到所述多个接地焊接图案中的相应图案；以及第二部分，在平行于所述半导体芯片的顶表面的第一方向上延伸并连接到所述多个第一部分，其中，所述第一导电图案包括多个第一信号线图案，所述多个第一信号线图案耦接到所述多个信号凸块下图案中的相应图案，其中，所述第二导电图案包括在所述第一方向上延伸的第二接地线图案，并且其中，所述多个第一信号线图案设置在所述接地凸块下图案的顶表面和所述第二接地线图案的底表面之间。9.根据权利要求8所述的半导体封装，其中，所述第一导电图案还包括第一接地图案，所述第一接地图案与所述多个第一信号线图案横向地间隔开，其中，所述第一接地图案不与所述信号凸块下图案在竖直方向上重叠。10.根据权利要求8所述的半导体封装，其中，每个信号凸块下图案的顶表面的平面面积小于所述接地凸块下图案的所述顶表面的平面面积。11.根据权利要求8所述的半导体封装，还包括布置在所述重分布基板的所述第二表面上的信号焊接图案，其中，所述多个第一信号线图案中的每一个包括：第一部分，与所述信号焊接图案接触；以及第二部分，在所述第一部分上并且比所述第一部分宽。12.根据权利要求8所述的半导体封装，其中，所述重分布基板还包括介电层，所述介电层覆盖所述凸块下图案的侧壁和所述...

【专利技术属性】
技术研发人员：石敬林，金京范，金东奎，金珉呈，李锡贤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：