本发明专利技术公开了一种提高硅基OLED微显示装配校准精度的时序设计方法，该方法包括：显示图像的视频信号输入至FPGA，利用视频信号的CLK时钟，采集计算出视频信号中DE和HS之间的相关时序信息，重新生成具有图像移动功能的DE_OLED信号。DE_OLED信号替代原DE信号后，可自由调节图像在硅基OLED微显示中的显示位置，最终在装配时，达到精确校准硅基OLED微显示成像画面的目的。本发明专利技术具有原理简单易行、FPGA设计占用资源少的特点，可有效提高硅基OLED微显示在成像系统中的装配精度。显示在成像系统中的装配精度。显示在成像系统中的装配精度。
【技术实现步骤摘要】
提高硅基OLED微显示装配校准精度的时序设计方法
[0001]本专利技术涉及硅基OLED微显示成像和图像显示区域移动的
[0002]
技术介绍
[0003]OLED即有机发光二极管（Organic Light
‑
Emitting Diode），又称为有机电激光显示（Organic Electroluminescence Display），具有功耗低、对比度高、视角好等诸多优点。
[0004]硅基OLED微显示的特点是体积小、亮度高，可用于成像显示系统，如头盔、枪瞄、夜视仪等军用领域和AR/VR、投影仪、自动驾驶成像系统等商业领域。
[0005]在成像系统的实际使用中，由于硅基OLED微显示体积小，分辨率高的特点，对其装配校准的机械精度具有很高的要求；同时如果后续需要对准、对焦等进一步操作，则需要在机械装置上设计出高精度的调整设备，在带来高成本的同时，复杂了产品的实用性和可操作性，降低了产品的可靠性。
[0006]通过移动图像显示区域来调整成像系统的成像效果是目前主流的趋势，常规的设计有以下两种：一种是通过增加存储器芯片，对视频信号进行画面数据存储，重新配置时序信号进行数据输出，该方法具有功耗高，占用硬件资源多和增加电路板体积的缺点；另一种是设计硅基OLED内部IC电路，通过修改硅基OLED内部寄存器来调节显示画面的显示区域，该方法对硅基OLED内部IC电路设计要求过高，实现困难且不可在线编程优化，缺乏一定的灵活性。
[0007]
技术实现思路
[0008]专利技术目的：本专利技术的目的是提供了一种提高硅基OLED微显示装配校准精度的时序设计方法，该方法为设计一种构思巧妙的时序电路，可通过接收指令来调整图像在硅基OLED中的显示位置，最终达到提高硅基OLED微显示装配校准精度的目的。
[0009]技术方案：为了实现上述目的，本专利技术提供了一种提高硅基OLED微显示装配校准精度的时序设计方法，包括如下步骤：S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H，利用场同步脉冲信号CS_V生成场过渡信号DE_V，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；
S4、将水平偏移量X、垂直偏移量Y和行过渡信号DE_H、场过渡信号DE_V进行叠加，生成叠加过渡信号DE_H_OLED和DE_V_OLED，分别表征了图像移动后的视频信号行数据使能信息和场数据使能信息；S5、将叠加过渡信号DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的行同步信号、时钟信号、数据信号，送入硅基OLED微显示单元，以调整图像在硅基OLED微显示中的显示位置。
[0010]优选的是，本专利技术水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。
[0011]优选的是，本专利技术垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动值，以行同步信号周期为计数单位，体现在图像中为一个行像素位置；当Y=0时，图像在垂直方向不移动；当Y<0时，图像在垂直方向向上平移Y个行像素位置；当Y>0时，图像在垂直方向向下平移Y个行像素位置。
[0012]优选的是，本专利技术水平偏移量X和垂直偏移量Y的值受约束于原视频信号的行、场消影期。
[0013]优选的是，本专利技术行同步脉冲信号CS_H由行同步信号的后延进行异步复位获得。
[0014]优选的是，本专利技术场同步脉冲信号CS_V由视频数据使能信号的场消影期内计数HS同步信号数量获得。
[0015]优选的是，本专利技术行过渡信号DE_H和场过渡信号DE_V分别与视频数据使能信号的行数据使能信号具有完全一致的时序特征。
[0016]优选的是，本专利技术行过渡信号DE_H为X参数为0的状态，当X不为0，具有偏移量输入时，则在行同步脉冲信号CS_H的时序基础上，重新调整计算生成叠加过渡信号DE_H_OLED，使其与图像移动后的视频行数据使能信号，具有完全一致的时序特征。
[0017]优选的是，本专利技术场过渡信号DE_V为Y参数为0的状态，当X不为0，具有偏移量输入时，则在场同步脉冲信号CS_V的时序基础上，重新调整计算生成叠加过渡信号DE_V_OLED，使其与图像移动后的视频场数据使能信号，具有完全一致的时序特征。
[0018]优选的是，本专利技术FPGA采样出原视频的视频数据使能信号和行同步信号之间的相位时序关系，生成稳定的使能信号DE_OLED，用来标定下一帧画面的数据起始点和终止点。
[0019]有益效果：与现有技术相比较，本专利技术具有如下有益效果：1、本专利技术的时序设计方法适用于所有满足VESA标准的不同分辨率视频信号。
[0020]2、本专利技术的FPGA芯片不局限于具体型号，按照分辨率的大小可计算选择满足频率要求和门阵列数量的FPGA。
[0021]3、本专利技术的通讯功能不局限于具体通讯形式，只需要满足FPGA的通讯格式并具有实时收发参数的功能即可。
[0022]4、本专利技术的硅基OLED微显示单元，不局限于具体安装和使用环境，只需要在安装使用中，如果通过改变现实图像的位置可改善成像校准结果即可。
[0023]附图说明
[0024]附图为本专利技术的进一步补充说明，构成了说明书的一部分，与具体实施方式一起用于更好地解释本专利技术，但不构成对本专利技术的限制，附图的内容为：图1是本专利技术的实施框架图。
[0025]图2是本专利技术的实施原理图。
[0026]图3是本专利技术中视频输入信号采集的时序图。
[0027]图4是本专利技术中视频输出信号生成的时序图。
[0028]具体实施方式
[0029]下面对本专利技术的技术方案进行详细说明：实施例1：一种提高硅基OLED微显示装配校准精度的时序设计方法，包括如下步骤：S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种提高硅基OLED微显示装配校准精度的时序设计方法，其特征在于包括如下步骤：S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H，利用场同步脉冲信号CS_V生成场过渡信号DE_V，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；S4、将水平偏移量X、垂直偏移量Y和行过渡信号DE_H、场过渡信号DE_V进行叠加，生成叠加过渡信号DE_H_OLED和DE_V_OLED，分别表征了图像移动后的视频信号行数据使能信息和场数据使能信息；S5、将叠加过渡信号DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的行同步信号、时钟信号、数据信号，送入硅基OLED微显示单元，以调整图像在硅基OLED微显示中的显示位置。2.根据权利要求1所述的时序设计方法，其特征在于，水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。3.根据权利要求1所述的时序设计方法，其特征在于，垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动...
【专利技术属性】
技术研发人员：朱鹏，殷照，高红佳，张雨程，秦昌兵，杨建兵，
申请(专利权)人：南京国兆光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。