含微型天线的集成电路封装制造技术

本发明专利技术涉及一种集成电路封装，其包括：至少一基体，每一基体包括至少一层；至少一半导体晶片；至少一接线端及一位于集成电路封装里但不是在所述至少一半导体晶片上的天线。天线导电图形具有一至少五部分或段的曲线，其中至少三所述部分或段小于天线最长自由空间工作波长的十分之一，所述至少五段曲线的每一段与每一毗邻段形成一对角，其中所述毗邻段之间形成的一对角的较小的角小于１８０度（即没有由一对的部分或段设定一较长的直线段），其中至少两较小的角更小于１１５度以及所述较小的至少两个角是不相等的；所述导电图形可放入一长方形区内，所述长方形区的最长的边小于所述天线最长自由空间工作波长的五分之一。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
含微型天线的集成电路封装
本专利技术基本上涉及一种新颖的集成电路封装，其在封装之内包含新系列微型天线。本专利技术可使整个无线系统结合到一单个元件中。半导体工产业有一趋势，就是倾向所谓系统晶片(SoC)及系统封装(SoP)的概念。这意味着把一电子系统中的尽可能多元件(处理器、记忆体、逻辑电路、偏置电路等)结合到一单个半导体晶片(或″晶片″)(SoC)或至少结合到一单个集成电路封装(SoP)之中。整个系统或子系统整合到一单个晶片或封装，在成本、大小、重量、耗电量、性能和产品设计复杂性方面可提供许多好处。消费者产品譬如手机、无线设备、个人数码助理(PDA)或个人电脑的一些电子组件正逐渐地整合成SoP/SoC产品之列。由于移动电话及无线系统的极大增长和成功，故而把一整个无线系统结合成一SoC/SoP器件(FWSoC和FWSoP)的概念就引起人们兴趣。特别是，新一代短距/中距范围的无线应用系统例如BluetoothTM、Hyperlan、IEEE802.11和超宽频(UWB)，其中逐级系统结合成一单个、紧凑产品的进展成为一成功关键因素(参阅例如S.Harris和H.Johnston在2002年5月的WirlessEurope发表的″手机工业对可选蓝芽晶片的辩论″)。最近，一些供应商(例如www.infineon.com、www.st.com、www.epson.com、com.wwwcsr.com)正在提供一些SoC或SoP产品，把所有元件都结合到晶片或封装，但除了天线之外。天线被排除结合到SoC或SoP中的原因在于：在产品开发中制作工艺是一大挑战，主要是由于市售SoC或SoP封装尺寸要缩小以及对微型天线性能的公知的限制。据报导，曾有人试图把天线结合到半导体晶片或晶片内，其中半导体晶片或晶片还包含一电子系统或射频(RF)前端。(参见例如D.Singh，C.Kaliakis，P.Gardner，P.S.Hall，Small H-ShapedAntennas for MMIC-->Applications，IEEE Trans.on Antennas and Propagation，vol.48，no.7，July2000；D.W.Griffin，A.J.Partfitt，Electromagnetic Design Aspects ofPackages for Monolithic Microwave Integrated Circuit-Based Arrays withIntegrated Antenna Elements，IEEE Trans.on Antennas and Propagation，vol.43，no.9 Sept.1995；P.S.Hall，System Applications：The Challenge forActive Integrated Antennas，APS2000 Millenium Conference，April 2002；I.Papapolymerou，R.F.Drayton，L.P.B.Katehi，Micromachined PachAntennas，IEEE Trans.on Antennas and Propagation，vol.46，no.2 Feb..1998；J.Zhao，S.Raman，Design of Chip-Scale″Patch Antennas for 5-6GHzWireless Microsystem，Antennas and Propagation Society，2001 IEEEInternational Sym，Volume：2，2001；及美国专利6,373，447)。这些设计有两关键性的局限：首先工作频率必须足够高以使常规天线装进在晶片内，其次主要由于半导体材料中的信号损耗使天线的增益表现欠佳。根据D.Singh等人记载，把天线以及一电子系统整合到其中的最小工作频率为5.98GHz。以这样的设计一般可获10dBi的增益。   一般而言，在天线表现与小型化之间需要作出取舍。Wheeler和L.J.Chu在1940年代从理论上建立了有关微型天线的基本极限。他们指出，由于在天线附近存储了与辐射功率相比较大的无功能量，因此微型天线具有一高品质因素(Q值)。这样的高品质因素会使带宽变窄；事实上，从这一理论推导出的基本原理是利用最大带宽得出一微型微天线的具体尺寸。与这现象具相关的，还巳知微型天线的特性是输入电抗(电容或电感)大，其通常必须由一外部匹配/负载电路或结构作出补偿。这还意味着把谐振天线装入一与谐振波长来看为小的空间是困难的。微型天线的其他特征是其辐射电阻小及效率低(参阅R.C.Hansen，基天线本局限，Proc.IEEE，vol.69，no.2，February 1981)。一些天线小型化的技术基本上取决于天线的几何形状以大幅降低天线谐振频率并同时保留高的辐射效率。例如专利WO/0154225公开了一套可适用的填满空间的天线几何形状(SFC)集。这些SFC几何形状的另一好处是在某些情形下天线具有多频带的响应特征。维度(D)是一通常所用的参数，在数学上描述一些回旋状曲线的复杂性。在数学上对维度有许多不同的定义，但本文采用盒计维度(对那-->些懂得高等数学理论的人来说是熟知的)来描述一些实施例。(参阅关于维度的数学概念的讨论，例如W.E.Caswell and J.A.Yorke，Invisibleerrors in dimension calculations：geometric and systematic effects，Dimensions and Entropies in Chaotic Systems，G.Mayer-Kress edit.，Springer-Verlag，Berlin 1989，second edition pp.123-136，and K.Judd，A.I.Mees，Estimating dimensions with confidence，International Journal ofBifurcation and Chaos 1，2(1991)467-470).应当明白，本专利技术与一些叫作晶片天线的现有技术设计本质上是不同的。(参阅例如H.Tanidokoro，N.Konishi，E.Hirose，Y.Shinohara，H.Arai，N.Goto，1-Wavelength Loop Type Dielectric Chip Antennas，Antennasand Propagation Society International Symposium，1998，IEEE，vol.4，1998；Electromagnetically coupled dielectric chip antenna，Matsushima，H.；Hirose，E.；Shinohara，Y.；Arai，H.；Golo，N.Antennas and Propagation SocietyInternational Symposium，IEEE，Vol.4，1998)。这些是典型单个组件天线本文档来自技高网...

【技术保护点】
一种集成电路封装，其特征在于所述的集成电路封装包括：至少一基体，每一基体包括至少一层；至少一半导体晶片；至少一接线脚；一天线，其位于所述集成电路封装里但不是在所述至少一半导体晶片上，所述天线包括一导电图形，所 述导电图形的至少一部份包括一曲线，其中所述曲线包括至少五段，所述至少五段曲线的每一段与每一毗邻段形成一对角，所述段中的至少三段小于所述天线最长自由空间工作波长的十分之一；其中，所述毗邻段之间形成的一对角的较小的角小于１８０度，以及所 述毗邻段之间形成的一对角的至少两较小的角更小于１１５度，其中所述较小的至少两个角是不相等的；以及其中，所述导电图形可放入一长方形区内，所述长方形区的最长的边小于所述天线最长自由空间工作波长的五分之一。

【技术特征摘要】
1.一种集成电路封装，其特征在于所述的集成电路封装包括：至少一基体，每一基体包括至少一层；至少一半导体晶片；至少一接线脚；一天线，其位于所述集成电路封装里但不是在所述至少一半导体晶片上，所述天线包括一导电图形，所述导电图形的至少一部份包括一曲线，其中所述曲线包括至少五段，所述至少五段曲线的每一段与每一毗邻段形成一对角，所述段中的至少三段小于所述天线最长自由空间工作波长的十分之一；其中，所述毗邻段之间形成的一对角的较小的角小于180度，以及所述毗邻段之间形成的一对角的至少两较小的角更小于115度，其中所述较小的至少两个角是不相等的；以及其中，所述导电图形可放入一长方形区内，所述长方形区的最长的边小于所述天线最长自由空间工作波长的五分之一。2.根据权利要求1所述的集成电路封装，其特征在于所述至少两个小于115度的角以顺时针和逆顺时针方向设定在所述曲线的两边。3.根据权利要求1或2所述的集成电路封装，其特征在于所述导电图形放入一长方形区内，所述长方形区的最长边小于所述天线的最长自由空间工作波长的1/20。4.根据权利要求1、2或3所述的集成电路封装，其特征在于至少所述段中的一段是非线性的；其中所述具有至少一非线性段的曲线上的任何一点与一全部由线性段组成的相似形状的曲线之间的最短距离小于所述天线的最长自由空间工作波长的1/10。5.根据权利要求1、2、3或4所述的集成电路封装，其特征在于所述曲线的盒计维度大于大约1.17，所述盒计维度通过第一及第二长方形栅格计算，所述栅格放入可包围所述曲线的最小长方形区内；-->其中所述第一栅格包含至少5×5相等大小的单元；以及所述第二栅格的大小与所述第一栅格的大小相同，但具有四倍的单元数量，所述第二栅格的单元相对所述第一栅格的单元按比例减少一半。6.根据权利要求1、2、3或4所述的集成电路封装，其特征在于所述曲线的盒计维度在1.5和3之间，1.5及3包括在内，所述盒计维度通过第一及第二长方形栅格计算，所述栅格放入包围所述曲线的最小长方形区内；其中所述第一栅格包含至少5×5相等大小的单元；以及所述第二栅格的大小与所述第一栅格的大小相同，但具有四倍的单元数量，所述第二栅格的单元相对所述第一栅格的单元按比例减少一半。7.根据权利要求1、2、3或4所述的集成电路封装，其特征在于所述曲线的盒计维度大约为2，所述盒计维度的计算方法是通过第一及第二长方形栅格，所述栅格放入可包围所述曲线的最小长方形区内；其中所述第一栅格包含至少5×5相等大小的单元；以及所述第二栅格的大小与所述第一栅格的大小相同，但具有四倍的单元数量，所述第二栅格的单元相对所述第一栅格的单元按比例减少一半。8.根据权利要求1、2、3或4所述的集成电路封装，其特征在于所述曲线的盒计维度在1.1和3之间，1.1及3包括在内，所述盒计维度通过第一及第二长方形栅格计算，所述栅格放入可包围所述曲线的最小长方形区内；其中所述第一栅格包含至少10×10相等大小的单元；以及所述第二栅格的大小与所述第一栅格的大小相同，但具有四倍的单元数量，所述第二栅格的单元相对所述第一栅格的单元按比例减少一半。9.根据权利要求5、6或7所述的集成电路封装，其特征在于所述曲线横过至少所述第一栅格25相等单元当中的14单元。-->10.根据权利要求5、6或7所述的集成电路封装，其特征在于所述曲线至少两次横过至少所述第一栅格25相等单元当中至少一单元。11.根据权利要求1-9中任何一项所述的集成电路封装，其特征在于至少所述曲线的一部分是一空间填满曲线。12.根据权利要求11所述的集成电路封装，其特征在于所述空间填满曲线是一Hilbert曲线或一Peano曲线。13.根据权利要求11所述的集成电路封装，其特征在于所述空间填满曲线是选自由SZ、ZZ、HilbertZZ、Peanoinc、Peanodec和PeanoZZ的组组成。14.根据权利要求1-13中任何一项所述的集成电路封装，其特征在于所述曲线在所述集成电路封装里的一单平面上形成，而其中所述第一曲线本身在任一点上并不相交。15.根据权利要求1-13中任何一项所述的集成电路封装，其特征在于所述曲线的至少两段位于所述成电路封装之内的不同层上，而所述段通过一或多个孔相连接。16.根据权利要求15所述的集成电路封装，其特征在于所述在不同层上的两段位于所述集成电路封装之内的一双面层的两面。17.根据权利要求1-13或15中任何一项所述的集成电路封装，其特征在于所述在不同层上的两段位于所述集成电路封装之内的两不同基体上。18.根据权利要求1-17中任何一项所述的集成电路封装，其特征在于所述导电图形是一第一导电图形，其中所述集成电路封装包括至少一具有两端的第二导电图形；其中两端中的一端与所述第一导电图形上的一点相连接；以及其中所述导电图形可一起放入一长方形区内，所述长方形区的最长-->的边小于所述天线最长自由空间工作波长的五分之一短。19.根据权利要求1-18中任何一项所述的集成电路封装，其特征在于所述曲线是一单极天线的辐射臂，所述辐射臂包括至少一馈电端；其中所述至少一馈电端以直接或间接方式通过一无源或有源RF网络与所述至少一半导体晶片相连接；以及其中所述集成电路封装包括至少一与封装连接的接地端及半导体晶片与一接地面或接地地网连接的至少一RF连线。20.根据权利要求19所述的集成电路封装，其特征在于所述单极天线是一折叠单极天线。21.根据权利要求1-18中任何一项所述的集成电路封装，其特征在于所述曲线限定一偶极天线的两辐射臂当中的至少一臂的至少一部份，所述两辐射臂包括至少一在每一臂上的馈电端，其中所述至少两馈电端以直接或间接方式通过一无源或有源RF网络与所述至少一半导体晶片相连接。22.根据权利要求21所述的集成电路封装，其特征在于所述偶极天线是折叠偶极天线。23.根据权利要求1-18中任何一项所述的集成电路封装，其特征在于所述曲线是一在一导电图形中槽，所述图形覆盖在所述集成电路封装之内的至少一所述基体的至少一所述的层的至少50％。24.根据权利要求23所述的集成电路封装，其特征在于所述的槽包括两馈电端，所述馈电端设有一微分输入/输出接线脚；其中所述两馈电端的每一馈电端放置在所述槽的对边，所述馈电端，由两导体给电，所述导体为焊线或是在包含所述的槽的基体的层上形成的导电条。25.根据权利要求23或24所述的集成电路封装，其特征在于所述的-->槽与一导电条连接，所述的导电条位于一槽位于的层的之上或之下的一基体层上，其中所述导电条以至少一点跨接在所述的槽上。26.根据权利要求23、24或25所述的集成电路封装，其特征在于所述的槽完全被所述导电图形的导电材料包围。27.根据权利要求23、24或25所述的集成电路封装，其特征在于所述的槽与所述导电图形的周界至少相交于所述周界的一点。28.根据权利要求23-27中任何一项所述的集成电路封装，其特征在于所述导电图形连接到所述集成电路封装的至少一接线脚，所述至少一接线脚适合于与一外部接地面或接地地网连接。29.根据权利要求1-18中任何一项所述的集成电路封装，其特征在于所述第一曲线是一倒置F天线的辐射臂的至少一部份；其中所述辐射臂包括至少一在所述曲线上的馈电点，所述至少一曲线上的馈电点以直接或间接方式通过一无源或有源RF网络与所述至少一半导体晶片相连接；其中所述辐射臂连接到所述集成电路封装的一第一接地接线脚，其中所述第一接地接线脚适合于与外部接地面或接地地网连接；以及其中所述集成电路封装包括一第二接地接线脚，所述第二接地接线脚适合于使所述至少一半导体晶片与所述外部接地面或接地地网连接。30.根据权利要求1-18中任何一项所述的集成电路封装，其特征在于所述天线包括至少两辐射臂，其中所述至少两辐射臂在一区域相互耦合，其中所述两辐射臂之间的距离小于所述天线最长的自由空间工作波长的十分之一。31.根据权利要求30所述的集成电路封装，其特征在于所述的辐射臂包括一偶极天线的两辐射臂。-->32.根据权利要求30所述的集成电路封装，其特征在于所述的曲线包括第一及第二辐射臂，其中所述第一辐射臂包括至少一馈电端，所述至少一馈电端以直接或间接方式通过一无源或有源RF网络与所述至少一半导体晶片相连接；其中所述集成电路封装包括至少一可使所述集成电路封装与一接地面或接地地网连接的接地接线脚以及所述至少一半导体晶片连接到...

【专利技术属性】
技术研发人员：J索莱尔卡斯塔尼，J安格拉普罗斯，C普恩特巴利亚达，C博尔哈博劳，
申请(专利权)人：碎云股份有限公司，
类型：发明
国别省市：ES[西班牙]