一种新型跳频源制造技术

本实用新型专利技术涉及通信设备技术领域，提供了一种新型跳频源，包括PLL、FLASH和主控单元，所述FLASH内存储有各频点和与各频点对应的VCO内核、VCO频段、VCO幅度信息，所述主控单元与所述PLL和所述FLASH均电连接。本实用新型专利技术提供的一种新型跳频源，能够兼顾体积、功耗和跳频时间。间。间。

【技术实现步骤摘要】
一种新型跳频源


[0001]本技术涉及通信设备
，尤其涉及一种新型跳频源。

技术介绍

[0002]跳频(FH)是一种无线通信中最常用的扩频方式。工作原理是收发双方传输信号的载波频率按照预定规律(一组伪随机码PN，Pseudo
‑
Noise)进行离散变化，通信中使用的载波频率受伪随机码的控制而随机跳变。跳频源的技术难点主要表现在如何实现宽频带内的快速变频和在快速变频的同时如何保证信号的高质量。
[0003]PLL(锁相环)是实现跳频源技术的重要手段之一，目前主流集成VCO的 PLL功耗在0.3W～1.3W之间，跳频时间也比较长在40μs～200μs之间。对于 PLL而言，跳频时间的长短主要受限于配置PLL寄存器的控制命令写入时间和 PLL环路的锁定时间。PLL寄存器的控制命令写入时间可以通过提高主控单元 SPI速率来实现，比如将SPI速率从2M提高到20M；PLL环路锁定时间则由 PLL本身的性能决定。部分PLL不仅可以配置为自动模式还可以配置为手动模式，只是手动模式操作相对比较麻烦一些！
[0004]但是现在的跳频源在体积、功耗和跳频时间上很难达到兼顾。

技术实现思路

[0005]本技术的目的就在于提供一种新型跳频源，使其能够兼顾体积、功耗和跳频时间。
[0006]为了实现上述目的，本技术采用的技术方案是：一种新型跳频源，包括PLL、FLASH和主控单元，所述FLASH内存储有各频点和与各频点对应的VCO 内核、VCO频段、VCO幅度信息，所述主控单元与所述PLL和所述FLASH均电连接。
[0007]进一步地，各频点和与各频点对应的VCO内核、VCO频段、VCO幅度信息均被制作成表格存储在所述FLASH内。
[0008]进一步地，所述主控单元为FPGA或MCU。
[0009]进一步地，整体尺寸为：长17mm、宽25mm、高3mm。
[0010]本技术的有益效果：本技术提供的一种新型跳频源，主控单元通过查表调取某个频点对应的VCO内核、VCO频段及VCO幅度数据后通过SPI串口写入PLL，这样一来用户可在不到20μs的时间内改变PLL的输出频率。体积较小，并且功耗低至0.3W。
附图说明
[0011]图1为本技术的原理框图。
[0012]附图标记：10
‑
PLL、20
‑
FLASH、30
‑
主控单元。
具体实施方式
[0013]为使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面
结合具体实施方式，进一步阐述本技术。
[0014]在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0015]在本申请的描述中，需要理解的是，术语“纵”、“横”、“水平”、“顶”、“底”、“上”、“下”、“内”和“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0016]此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本技术的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
[0017]如图1所示，本技术提供的一种新型跳频源，包括PLL10(锁相环)、 FLASH20(编码型快闪记忆体)和主控单元30，FLASH20内存储有各频点和与各频点对应的VCO内核、VCO频段、VCO幅度信息。主控单元30与PLL10和FLASH20 均电连接。
[0018]具体地操作步骤为：
[0019]首先，让PLL10工作于自动模式下，设定PLL10的工作频率信息，待PLL10 锁定后通过SPI串口获取VCO内核、VCO频段及VCO幅度信息。
[0020]其次，将各频点、各频点对应VCO内核、VCO频段及VCO幅度信息存储于 FLASH20中。
[0021]最后，让PLL10工作于手动模式下，主控单元30调取某个频点对应的VCO 内核、VCO频段及VCO幅度数据后通过SPI串口写入PLL10，这样一来用户可在不到20μs的时间内改变PLL10的输出频率，跳频时间短，并且功耗低至0.3W。
[0022]在一个实施例中，各频点和与各频点对应的VCO内核、VCO频段、VCO幅度信息均被制作成表格存储在FLASH20内，以便于主控单元30通过查表调取某个频点对应的VCO内核、VCO频段及VCO幅度信息。
[0023]在一个实施例中，主控单元30为FPGA或MCU。FPGA是作为专用集成电路 (ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。MCU是微控制单元，又称单片微型计算机或单片机，体积小，成本低。
[0024]在一个实施例中，整体尺寸为：长17mm、宽25mm、高3mm。
[0025]本技术采用PLL10+主控单元30+FLASH20的用法之后使整个跳频源的体积大大缩小：变为17mm
×
25mm
×
3mm，极大地降低了频率源的功耗，使功耗低至 0.3W。跳频时间也大为缩短跳频时间≤30μs。
[0026]以上显示和描述了本技术的基本原理和主要特征和本技术的优点，对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其他的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。
[0027]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型跳频源，其特征在于：包括PLL(10)、FLASH(20)和主控单元(30)，所述FLASH(20)内存储有各频点和与各频点对应的VCO内核、VCO频段、VCO幅度信息，所述主控单元(30)与所述PLL(10)和所述FLASH(20)均电连接。2.根据权利要求1所述的一种新型跳频源，其特征在于：...

【专利技术属性】
技术研发人员：胡林军，
申请(专利权)人：成都天波微电科技有限公司，
类型：新型
国别省市：