电荷泵电路及存储器制造技术

本发明专利技术公开了一种电荷泵电路及存储器，涉及集成电路技术领域。该电路包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；时钟输入单元将时钟信号分别输入至充放电单元，用以为充放电单元充电；充放电单元连接于第一开关单元和第二开关单元，其通过时钟输入单元输入的时钟信号分时段控制第一开关单元和第二开关单元接通/关断；第一开关单元连接于输入电压和充放电单元，第一开关单元导通时，输入电压与充放电单元接通，以将充放电单元的电压恢复至输入电压；第二开关单元连接于充放电单元和输出单元，当第二开关单元接通时，充放电单元向输出单元放电，以使输出单元输出电压。本发明专利技术技术方案提高了电荷泵的效率。效率。效率。

【技术实现步骤摘要】
电荷泵电路及存储器


[0001]本专利技术涉及集成电路
，特别是涉及一种电荷泵电路及存储器。

技术介绍

[0002]在目前的非易失性存储器中，对存储单元进行数据写入和擦除时，都需要高出输入电压较多的编写电压和擦除电压支持。使用电荷泵来提供编写电压和擦除电压是一个比较好的选择，因其小面积的优势广泛用于各种存储器中。普通的差动电荷泵结构在电荷泵时钟切换的时候，会出现电流倒灌的现象，影响电荷泵的效率。

技术实现思路

[0003]本专利技术的主要目的在于提供一种电荷泵电路及存储器，旨在使电荷泵时钟切换时避免电路电流倒灌。
[0004]为实现上述目的，本专利技术提供一种电荷泵电路，包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；所述时钟输入单元将时钟信号分别输入至所述充放电单元，用以为所述充放电单元充电；所述充放电单元连接于所述第一开关单元和所述第二开关单元，其通过所述时钟输入单元输入的时钟信号分时段控制所述第一开关单元和所述第二开关单元接通/关断；所述第一开关单元连接于输入电压和所述充放电单元，所述第一开关单元导通时，所述输入电压与所述充放电单元接通，以将所述充放电单元的电压恢复至输入电压；所述第二开关单元连接于所述充放电单元和输出单元，当所述第二开关单元接通时，所述充放电单元向输出单元放电，以使所述输出单元向后续电路提供输出电压。
[0005]优选地，所述充放电模块包括第一电容和第二电容，所述第一电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二开关单元包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接于所述第一电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第二电容的一端；所述第二PMOS管的源极连接于所述第二电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第一电容的一端；所述第一PMOS管和所述第二PMOS管根据所述第一时钟信号和所述第二时钟信号导通/关断，当所述第一PMOS管导通时，所述第一电容向所述输出单元放电，当所述第二PMOS管导通时，所述第二电容向所述输出单元放电，以使所述输出单元持续为后续电路提供高压的输出电压。
[0006]优选地，所述第一开关单元包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述充放电模块还包括第三电容和第四电容；所述第三电容的一端连接于所述时钟输入单元，另一端连接于所述第一NMOS管的栅极、第三NMOS管的源极和第四NMOS管的栅极；所述第四电容的一端连接于所述时钟输入
单元，另一端连接于所述第二NMOS管的栅极、第三NMOS管的栅极和第四NMOS管的源极；所述第一NMOS管、所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的漏极连接于输入电压；所述第一NMOS管的源极连接于所述第一电容的一端，当所述第一NMOS管导通时，所述电源电源接通所述第一电容的一端并为其恢复至输入电压；所述第二NMOS管的源极连接于所述第二电容的一端，当所述第二NMOS管导通时，所述输入电压接通所述第二电容的一端并为其恢复至输入电压。
[0007]优选地，所述时钟输入单元包括具有相位差的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，四个时钟信号分别连接于四个电容，用以分别为四个电容提供时钟信号。
[0008]优选地，所述时钟输入单元包括具有相位差的第一时钟信号和第二时钟信号；所述第一时钟信号连接于第三电容的另一端，所述第二时钟信号连接于第四电容的另一端，分别为所述第三电容和所述第四电容提供时钟信号；所述时钟输入单元还包括第一反相器和第二反相器：所述第一反相器的输入端接收第一时钟信号，输出端连接于所述第一电容的另一端，为所述第一电容提供第三时钟信号；所述第二反相器的输入端接收第二时钟信号，输出端连接于所述第二电容的另一端，为所述第二电容提供第四时钟信号。
[0009]优选地，所述第一电容与所述第二电容的电容值相同；所述第三电容和所述第四电容的电容值相同。
[0010]优选地，输出单元包括第五电容和电路输出端，第五电容为负载电容，其一端接地、另一端连接于第一PMOS管、第二PMOS管的漏极和电路输出端。
[0011]本专利技术还提供一种存储器，包括多个互相级联的如上所述的电荷泵电路，所述多个相互级联的电荷泵电路用于为所述存储器提供编程电压和/或擦除电压。
[0012]本专利技术技术方案通过分时段控制所述第一开关单元和所述第二开关单元接通/关断，避免输入电压与输出电压同时与开关单元接通，避免了电荷泵时钟切换时，电流倒灌的现象，提高了电荷泵的效率。
附图说明
[0013]图1为本专利技术电荷泵电路的原理示意图图2为本专利技术电荷泵电路的电路结构示意图；图3为本专利技术电荷泵电路的时钟信号示意图。
[0014]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
[0015]具体实施方式
[0016]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0017]下面结合附图对本专利技术进一步说明。
[0018]如图1所示，本专利技术的电荷泵电路包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；所述时钟输入单元将时钟信号分别输入至所述充放电单元，用以为所述充放电单元充电；所述充放电单元连接于所述第一开关单元和所述第二开关单
元，其通过所述时钟输入单元输入的时钟信号分时段控制所述第一开关单元和所述第二开关单元接通/关断；所述第一开关单元连接于输入电压VIN和所述充放电单元，所述第一开关单元导通时，所述输入电压VIN与所述充放电单元接通，以将所述充放电单元的电压恢复至输入电压VIN；所述第二开关单元连接于所述充放电单元和输出单元，当所述第二开关单元接通时，所述充放电单元向输出单元放电，以使所述输出单元向后续电路提供输出电压。
[0019]如图2所示，在专利技术本实施例中，充放电模块包括第一电容C1和第二电容C2，第一电容C1的一端连接于第二开关单元，另一端连接于时钟输入单元；第二电容C2的一端连接于第二开关单元，另一端连接于时钟输入单元。第一电容C1和第二电容C2连接于时钟输入单元，当输入的时钟为高时，电容进行充电，当输入的时钟为低时，电容向第二开关单元放电，即当第二开关单元接通时，电容向输出单元放电，以使输出单元向后续电路输出电压。
[0020]充放电模块还包括第三电容C3和第四电容C4，第三电容C3的一端连接于时钟输入单元、另一端连接于第一开关单元，第四电容C4的一端连接于时钟输入单元、另一端连接于第一开关单元。当时钟输入单元输入的时钟为高时，电容充电；当输入的时钟为低时，电容向第一开关单元放电，以接通第一开关单元，当第一开关单元接通时，输入电压VIN向第一电容C1和第二电容C2充电，以使第一电容C1和第二电容C2恢复至输入电压VIN。
[0021本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电荷泵电路，其特征在于，包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；所述时钟输入单元将时钟信号分别输入至所述充放电单元，用以为所述充放电单元充电；所述充放电单元连接于所述第一开关单元和所述第二开关单元，其通过所述时钟输入单元输入的时钟信号分时段控制所述第一开关单元和所述第二开关单元接通/关断；所述第一开关单元连接于输入电压和所述充放电单元，所述第一开关单元导通时，所述输入电压与所述充放电单元接通，以将所述充放电单元的电压恢复至输入电压；所述第二开关单元连接于所述充放电单元和输出单元，当所述第二开关单元接通时，所述充放电单元向输出单元放电，以使所述输出单元向后续电路提供输出电压。2.根据权利要求1所述的电荷泵电路，其特征在于，所述充放电模块包括第一电容和第二电容，所述第一电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二开关单元包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接于所述第一电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第二电容的一端；所述第二PMOS管的源极连接于所述第二电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第一电容的一端；所述第一PMOS管和所述第二PMOS管根据所述第一时钟信号和所述第二时钟信号导通/关断，当所述第一PMOS管导通时，所述第一电容向所述输出单元放电，当所述第二PMOS管导通时，所述第二电容向所述输出单元放电，以使所述输出单元持续为后续电路提供高压的输出电压。3.根据权利要求2所述的电荷泵电路，其特征在于，所述第一开关单元包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述充放电模块还包括第三电容和第四电容；所述第三电容的一端连接于所述时钟输入单元，另一端连接于所述第一NMOS管的栅极、第三NMOS管的源极和第四NMO...

【专利技术属性】
技术研发人员：陈飞龙，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：