Nand芯片性能测试方法、板卡、系统和存储介质技术方案

本申请涉及一种Nand芯片性能测试方法、板卡、系统和存储介质，方法包括：控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样本区块进行读写操作；循环执行第一影响因子值调节和第二影响因子值调节操作，获得全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；对全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息进行分析，确定待测Nand芯片性能依赖信息。通过本方案可以提前测试出Nand芯片供电不稳定对Error Bit带来的影响，在硬件电路及保险方案设计中提供理论依据。理论依据。理论依据。

【技术实现步骤摘要】
Nand芯片性能测试方法、板卡、系统和存储介质


[0001]本申请涉及芯片测试
，特别是涉及一种Nand芯片性能测试 方法、板卡、系统和存储介质。

技术介绍

[0002]近年来，由于SSD具有读写速度快，低噪音，方便维护等优点得到大 量应用，一般来说SSD内部的存储介质使用的是Nand Flash，然而Nandflash由于自身原理、制作工艺等存在一些固有的特性，如位反转、读干 扰、写干扰等，所以写入Nand Flash的数据，再读出来时会和写入的数据 有一定差异，即存在Error Bit，当Error Bit的数量高于ECC纠错阈值 时，数据就有可能丢失。
[0003]有些时候SSD内部供电电路出现老化、异常，有可能对Nand颗粒的供 电电压出现波动，当波动值在Nand颗粒允许的范围内时Nand虽然可以正 常工作，但对数据进行读写时的Error Bit数量有没有影响，这个不得而 知，所以有必要对Nand芯片所依赖的电压、温度等进行提前测试。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种能够测试Nand芯片性能 方法、板卡、系统和存储介质。
[0005]一方面，提供一种Nand芯片性能测试方法，应用于Nand芯片测试板 卡，方法包括以下步骤：
[0006]S1,控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；
[0007]S2,调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；
[0008]S3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样 本区块进行读写操作；
[0009]S4,记录第一待测第一影响因子值、第一待测第二影响因子值下的读写 失败比特信息；
[0010]S5,循环执行步骤S2
‑
S4，获得第一待测第一影响因子值及全部待测第 二影响因子值下读写失败比特信息；
[0011]S6,循环执行步骤S1
‑
S5，获得全部待测第一影响因子值及全部待测第 二影响因子值下读写失败比特信息；
[0012]S7,对全部待测第一影响因子值及全部待测第二影响因子值下读写失 败比特信息进行分析，确定待测Nand芯片性能依赖信息；
[0013]其中第一影响因子为温度时，第二影响因子为电压；第一影响因子为 电压时，第二影响因子为温度。
[0014]在其中一个实施例中，步骤S1之前还包括：
[0015]S0,获取用于测试读写失败比特数量的原始数据，以及确定待测Nand 芯片至少一
个待测样本区块；
[0016]所述步骤S3包括：
[0017]利用测试读写失败比特数量的原始数据对待测Nand芯片中每一个待 测样本区块进行读写操作。
[0018]在其中一个实施例中，步骤S0之前还包括：
[0019]将Nand芯片测试板卡与待测Nand芯片连接。
[0020]在其中一个实施例中，用于测试读写失败比特数量的原始数据由主控 端主控程序生成，下发并存储于Nand芯片测试板卡的DDR中。
[0021]在其中一个实施例中，至少一个待测Nand芯片待测样本区块处于不同 生命周期，并由主控端主控程序下发并存储于Nand芯片测试板卡的DDR 中。
[0022]在其中一个实施例中，步骤S7包括：
[0023]S71,提取每个区块对应的电压、温度数据；
[0024]S72,以电压为固定值，构建每个待测电压下温度与读写失败比特信息 二维图；
[0025]S73,以温度为固定值，构建每个待测温度下电压与读写失败比特信息 二维图；
[0026]S74,根据所述每个待测电压下温度与读写失败比特信息二维图以及每 个待测温度下电压与读写失败比特信息二维图，得出待测Nand芯片性能依 赖信息
[0027]另一方面，提供了一种Nand芯片性能测试板卡，所述板卡包括：MCU 以及分别与MCU连接的Nand控制器、供电控制模块、温控模块、存储模块、 数据比较模块，其中：
[0028]MCU，用于控制Nand控制器、供电控制模块、温控模块、数据比较模 块的运行；
[0029]Nand控制器，用于根据读写指令实现对待测Nand芯片的读写擦操作；
[0030]供电控制模块，用于根据电压调整指令动态调整待测Nand芯片的供电 电压；
[0031]温控模块，用于根据温度调整指令动态调整待测Nand芯片的温度；
[0032]存储模块，用于存储写入读出待测Nand芯片的数据；
[0033]数据比较模块，用于对写入读出待测Nand芯片的数据计算读写失败比 特信息。
[0034]在其中一个实施例中，MCU通过PWM方式控制供电控制模块的输出电 压。
[0035]另一方面，提供了一种Nand芯片性能测试系统，包括主控端、待测 Nand芯片以及上述的Nand芯片性能测试板卡，其中所述主控端与所述Nand 芯片性能测试板卡连接，所述Nand芯片测试板卡与待测Nand芯片连接。
[0036]又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序， 所述计算机程序被处理器执行时实现上述Nand芯片性能测试方法的步骤。
[0037]上述Nand芯片性能测试方法、板卡、系统和存储介质，可以提前测试 出Nand芯片供电不稳定对Error Bit带来的影响，在硬件电路及保险方案 设计中提供理论依据。
附图说明
[0038]图1为一个实施例中Nand芯片性能测试方法的流程示意图；
[0039]图2为一个实施例中分析确定待测Nand芯片性能依赖信息步骤的流程 示意图；
[0040]图3为一个实施例中电压固定时，FBC随温度变化图；
[0041]图4为一个实施例中温度固定时，FBC会电压变化图；
[0042]图5为另一个实施例中Nand芯片性能测试方法的流程示意图；
[0043]图6为一个实施例中Nand芯片性能测试板卡的结构框图；
[0044]图7为一个实施例中Nand芯片性能测试系统的结构框图。
具体实施方式
[0045]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图 及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实 施例仅仅用以解释本申请，并不用于限定本申请。
[0046]在一个实施例中，如图1所示，提供了一种Nand芯片性能测试方法， 该方法应用于Nand芯片性能测试板卡，以第一影响因子为温度，第二影响 因子为电压为例，测试方法包括以下步骤：
[0047]步骤1,控制待测Nand芯片达到第一待测温度。
[0048]具体的，以一款3D TLC Nand颗粒为例，厂家给出的颗粒工作温度最 高温度为70℃；VCC电压范围为2.35～3.6V；我们可以将第一待测温度设 定为40℃，通过温控模块根据温度调整指令将待测Nand芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Nand芯片性能测试方法，应用于Nand芯片测试板卡，其特征在于，方法包括以下步骤：S1,控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；S2,调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；S3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样本区块进行读写操作；S4,记录第一待测第一影响因子值、第一待测第二影响因子值下的读写失败比特信息；S5,循环执行步骤S2
‑
S4，获得第一待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；S6,循环执行步骤S1
‑
S5，获得全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；S7,对全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息进行分析，确定待测Nand芯片性能依赖信息；其中第一影响因子为温度时，第二影响因子为电压；第一影响因子为电压时，第二影响因子为温度。2.一种如权利要求1所述的Nand芯片性能测试方法，其特征在于，所述步骤S1之前还包括：S0,获取用于测试读写失败比特数量的原始数据，以及确定待测Nand芯片至少一个待测样本区块；所述步骤S3包括：利用测试读写失败比特数量的原始数据对待测Nand芯片中每一个待测样本区块进行读写操作。3.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述步骤S0之前还包括：将Nand芯片测试板卡与待测Nand芯片连接。4.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述用于测试读写失败比特数量的原始数据由主控端主控程序生成，下发并存储于Nand芯片测试板卡的DDR中。5.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述至少...

【专利技术属性】
技术研发人员：李栋，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：