一种电容器结构及其形成电容器结构的方法技术

本披露涉及电容器结构及形成电容器结构的方法，在晶圆第一侧形成第一电容器，并在第二侧形成第二电容器，所述电容器结构包括第一电容器及第二电容器。本披露在中介层的两端制成沟槽电容器，可以提升电容值，进而大幅增加供电稳定性。供电稳定性。供电稳定性。

【技术实现步骤摘要】
一种电容器结构及其形成电容器结构的方法


[0001]本披露一般地涉及半导体。更具体地，本披露涉及电容器结构及形成电容器结构的方法。

技术介绍

[0002]CoWoS(chip on wafer on substrate)是一种整合生产技术，先将芯片通过CoW(chip on wafer)的封装制程连接至硅晶圆，再把CoW芯片与基板(Substrate)连接，整合成CoWoS。通过这种技术可以把多颗芯片封装到一起，平面上的裸芯片彼此通过硅中介层(silicon interposer)互联，达到了封装体积小、功耗低、引脚少的技术功效。CoWoS的电源是以电容蓄电来提供，而电容常会利用深沟槽电容器(deep trench capacitor，DTC)技术来制成。
[0003]现今芯片的算力越来越高，特别是深度学习芯片问世后更是如此，但目前深沟槽电容器技术所产生的电容值无法支撑高效能计算芯片的需求。因此高电容值的沟槽电容器是迫切需要的。

技术实现思路

[0004]为了至少部分地解决
技术介绍
中提到的技术问题，本披露的方案提供了电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在晶圆形成电容器结构的方法，所述晶圆包括第一侧及相对于所述第一侧的第二侧，所述方法包括：在所述第一侧形成第一电容器；以及在所述第二侧形成第二电容器；其中所述电容器结构包括所述第一电容器及所述第二电容器。2.根据权利要求1所述的方法，其中所述形成第二电容器的步骤包括：形成第一硅通孔层与第二硅通孔层；以及在所述第一硅通孔层与第二硅通孔层上沉积第一介电层。3.根据权利要求2所述的方法，其中所述形成第二电容器的步骤还包括：在所述第二侧蚀刻多个深沟槽，每个深沟槽的宽度与深度对应特定比例，所述多个深沟槽间隔特定距离；在所述多个深沟槽的底部、侧壁和所述第一介电层上沉积第二介电层；在所述第二介电层上方沉积第一导电层；在所述第一导电层上方沉积第三介电层；在所述第三介电层上方沉积第二导电层，所述第二导电层填满所述第一导电层及所述第三介电层未填充的所述多个深沟槽的剩余部分；沉积第一重布线层与所述第一导电层电性连接；以及沉积第二重布线层与所述第二导电层电性连接；其中，所述第一重布线层电性连接至所述第一硅通孔层，所述第二重布线层电性连接至所述第二硅通孔层。4.根据权利要求3所述的方法，其中所述形成第二电容器的步骤还包括：在所述第一硅通孔层上形成第一晶圆凸块，所述第一晶圆凸块与所述第一重布线层电性连接；以及在所述第二硅通孔层上形成第二晶圆凸块，所述第二晶圆凸块与所述第二重布线层电性连接；其中，所述第一晶圆凸块和所述第二晶圆凸块为所述第二电容器的正负电极。5.根据权利要求4所述的方法，其中所述形成第一晶圆凸块与所述第二晶圆凸块的步骤采用C4制程。6.根据权利要求4所述的方法，其中所述第一晶圆凸块与所述第二晶圆凸块间距为60微米。7.根据权利要求4所述的方法，其中所述第一晶圆凸块与所述第二晶圆凸块的中心距离为150微米。8.根据权利要求3所述的方法，其中所述多个深沟槽位于所述第一硅通孔层与所述第二硅通孔层间。9.根据权利要求3所述的方法，其中所述深沟槽的槽口形状为矩形、梯形、平行四边形及三角形其中之一。10.根据权利要求3所述的方法，其中所述特定比例介于1:3至1:15间。11.根据权利要求10所述的方法，其中所述特定比例介于1:7至1:9间。...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：安徽寒武纪信息科技有限公司，
类型：发明
国别省市：