扇出式封装方法及封装结构技术

本发明专利技术提供一种扇出式封装方法及封装结构，该方法包括：提供晶圆载盘、面板载片和多组第一芯片，第一芯片的正面设置有多个导电凸块；将多组第一芯片的背面以第一阵列的形式固定在晶圆载盘的表面，在多组第一芯片的正面形成第一塑封层；将多组第一芯片与晶圆载盘分离，在多组第一芯片的正面形成高密度互连布线层；将多组第一芯片进行切割，并以第二阵列的形式将形成有高密度互连布线层的一侧固定在面板载片的表面；在多组第一芯片背离高密度互连布线层的一侧形成第二塑封层；将多组第一芯片与面板载片分离，在高密度互连布线层上形成低密度互连布线层。本发明专利技术的封装方法既可以很好的实现高密度互连的需求，而且成本低，产出率高。率高。率高。

【技术实现步骤摘要】
扇出式封装方法及封装结构


[0001]本专利技术属于半导体封装
，具体涉及一种扇出式封装方法及封装结构。

技术介绍

[0002]随着半导体技术的发展，封装技术向高密度/高集成度发展。目前，扇出式技术成为高密度互连的一个重要开发方向。通过使用再布线层对单芯片及多芯片进行连接，大大提高了封装集成的灵活度。扇出式技术已经被应用于高性能计算(HPC)及手机处理器等领域。
[0003]目前扇出式技术有两种主要发展方向，一种是基于晶圆技术的扇出式晶圆级封装(FOWLP)，另一种是基于面板技术的扇出式面板级封装(FOPLP)。扇出式晶圆级封装的布线密度可以更高，目前已经实现线宽2um的量产，但产出率低，成本高。扇出式面板级封装由于产出率高，成本低，但由于面板尺寸大，细线宽实现难度大，目前可量产线宽均在5um以上。
[0004]针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式封装方法及封装结构。

技术实现思路

[0005]本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式封装方法及封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出式封装方法，其特征在于，所述方法包括：提供晶圆载盘、面板载片和多组第一芯片，其中，所述第一芯片的正面设置有多个导电凸块；将多组第一芯片的背面以第一阵列的形式固定在所述晶圆载盘的表面，在所述多组第一芯片的正面形成第一塑封层；将所述多组第一芯片与所述晶圆载盘分离，在所述多组第一芯片的正面形成高密度互连布线层；将所述多组第一芯片进行切割，并以第二阵列的形式将形成有所述高密度互连布线层的一侧固定在所述面板载片的表面；在所述多组第一芯片背离所述高密度互连布线层的一侧形成第二塑封层；将所述多组第一芯片与所述面板载片分离，在所述高密度互连布线层上形成低密度互连布线层。2.根据权利要求1所述的方法，其特征在于，所述在所述第一芯片的正面形成高密度互连布线层之前，所述方法还包括：将所述多组第一芯片与所述晶圆载盘分离，并对所述第一芯片的正面进行研磨，以露出所述导电凸块。3.根据权利要求2所述的方法，其特征在于，所述在所述多组第一芯片的正面形成高密度互连布线层，包括：在所述第一塑封层和所述导电凸块上形成第一介电层，图形化所述第一介电层，形成多个第一开口；在所述图形化后的第一介电层表面形成第一金属互连层，图形化所述第一金属互连层，形成所述高密度互连布线层，其中，所述第一金属互连层与所述导电凸块电连接。4.根据权利要求3所述的方法，其特征在于，所述在所述高密度互连布线层表面形成低密度互连布线层，包括：在所述高密度互连布线层表面形成第二介电层，图形化所述第二介电层，形成多个第二开口；在所述图形化后的第二介电层表面形成第二金属互连层，图形化所述第...

【专利技术属性】
技术研发人员：杜茂华，
申请(专利权)人：通富微电子股份有限公司，
类型：发明
国别省市：