扇出式堆叠芯片的封装方法及封装结构技术

本发明专利技术提供一种扇出式堆叠芯片的封装方法及封装结构，该方法包括：将第一芯片固定在假片上的槽体内，第一芯片和假片均设置有多个导电通孔；将第二芯片分别与假片和第一芯片进行混合键合，第二芯片在假片上的正投影与假片重合；形成塑封层，塑封层包裹第一芯片、假片和第二芯片；在假片和第一芯片背离第二芯片的表面形成重布线层，重布线层通过导电通孔与第一芯片电连接。本发明专利技术通过假片将不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后进行晶圆级混合键合，实现高密度互连的同时提高生产效率。而导电通孔技术和扇出式重布线技术降低了封装尺寸，此外由于芯片与芯片之间采用直接晶圆键合，实现了超薄的多层高密度堆叠封装。实现了超薄的多层高密度堆叠封装。实现了超薄的多层高密度堆叠封装。

【技术实现步骤摘要】
扇出式堆叠芯片的封装方法及封装结构


[0001]本专利技术属于半导体封装
，具体涉及一种扇出式堆叠芯片的封装方法及封装结构。

技术介绍

[0002]电子产品的体积越来越小，功能越来越强。随之需要半导体封装更加轻薄，互连密度更高。传统的封装无法满足未来的需求。图1为典型的传统多层芯片封装结构，芯片1，2通过贴片膜3，4垂直堆叠在基板6上，芯片1，2通过金线5与基板6形成连接。芯片1，2和金线5通过塑封料7保护。整个封装通过焊球8与外界进行连接。在目前的封装中，由于金线成型的高度限制，以及塑封料到金线保护距离限制，塑封料到芯片2表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装在超薄多层封装中的应用。而且不管是传统打线连接，还是倒转焊连接，焊盘间距都在30um以上，持续缩小的难度极大。
[0003]针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式堆叠芯片的封装方法及封装结构。

技术实现思路

[0004]本专利技术旨在至少解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出式堆叠芯片的封装方法，其特征在于，所述方法包括：将第一芯片固定在假片上的槽体内，所述假片上设置有多个导电通孔；将第二芯片分别与所述假片和所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合；形成塑封层，所述塑封层包裹所述第一芯片、所述假片和所述第二芯片；在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，所述重布线层通过所述导电通孔与所述第二芯片电连接。2.根据权利要求1所述的方法，其特征在于，所述第一芯片和所述假片朝向所述第二芯片的表面设置有第一钝化层和第一金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和第二金属焊盘；所述将第二芯片分别与所述假片和所述第一芯片进行混合键合，包括：将所述第一芯片和所述假片的第一钝化层与所述第二芯片的所述第二钝化层键合；以及，将所述第一芯片和所述假片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。3.根据权利要求2所述的方法，其特征在于，在将第二芯片分别与所述假片和所述第一芯片进行混合键合之前，所述方法还包括：在所述假片和所述第一芯片的表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；将所述假片和所述第一芯片表面的粘合胶去除，以露出所述假片和所述第一芯片的所述第一钝化层和所述第一金属焊盘。4.根据权利要求1所述的方法，其特征在于，所述形成塑封层，包括：将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片和所述假片的导电通孔；将减薄后的所述第一芯片和所述假片背离所述第二芯片的表面固定到临时载板上，之后形成所述塑封层。5.根据权利要求4所述的方法，其特征在于，所述在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，包括...

【专利技术属性】
技术研发人员：杜茂华，
申请(专利权)人：通富微电子股份有限公司，
类型：发明
国别省市：