一种有恢复时间加速功能的电流反馈电压驱动器电路制造技术

本发明专利技术属于集成电路技术领域，具体涉及一种有恢复时间加速功能的电流反馈电压驱动器电路。其中M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管，M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT。本发明专利技术解决了片内无容LDO所需求的负载调整稳定性、时域响应、功耗、和负载电流能力综合性要求的极端情况，优化了LDO的整体性能，可以满足十分苛刻的数字电路供电需求。电路供电需求。电路供电需求。

【技术实现步骤摘要】
一种有恢复时间加速功能的电流反馈电压驱动器电路


[0001]本专利技术属于集成电路
，具体涉及一种有恢复时间加速功能的电流反馈电压驱动器电路。

技术介绍

[0002]LDO即low dropout regulator，是一种低压差线性稳压器。这是相对于传统的线性稳压器来说的。传统的线性稳压器，如78XX系列的芯片都要求输入电压要比输出电压至少高出2V～3V，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5V转3.3V，输入与输出之间的压差只有1.7v，显然这是不满足传统线性稳压器的工作条件的。针对这种情况，芯片制造商们才研发出了LDO类的电压转换芯片。
[0003]对于LDO的使用情况，在负载电流变化速度很快，在1ns的时间内从200uA跳变到20mA，同时因为要给数字电路供电，输出电压跳变也不能超过一个合理范围，同时保证最大为10μA的静态电流，常规设计无法满足。

技术实现思路

[0004]专利技术目的
[0005]本专利技术设计了一种有恢复时间加速功能的电流反馈电压驱动器电路，其目的在于针对常规设计下的低压差线性稳压器无法满足数字电路供电需求方面的问题。
[0006]技术方案
[0007]一种有恢复时间加速功能的电流反馈电压驱动器电路，其特征在于：该电流反馈电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT；
[0008]电路所有PMOS的体端全部接VDD，所有NMOS的体端全部接GND，M1、M2、M8的栅极连到VBP，M3、M5的栅极一起接到M4的漏极，M5、M6和M7的栅极一起接到M5的漏极，M9的栅极连接到M23、M7的漏极，M14栅极连接VIN，M15、M16的栅极一起连接到M14的漏极，M13的栅极连接到V1D1，M10栅极接到V1D3，M12、M11的栅极一起连接到M14的源极，M17、M18的栅极一起连接到M18的漏极，M19、M21的栅极一起连接到M20的漏极，M20、M22、M23的栅极一起连接到M22和M21的漏极；
[0009]M1的漏极接到M10、M11的源极，M2的漏极接到M18的漏极，M3、M4的漏极一起接到M12的漏极，M5、M6的漏极一起接到M13的漏极，M7、M23的漏极一起接到M18、M16的漏极以及电容C1的上级板和M9的栅极上，M8的漏极接到M16的漏极以及M9的栅极上，M9的漏极接到VDD，M14的漏极接到M15、M16的栅极，M16的漏极接到M8的漏极，M13的漏极接到M5的漏极，M12的漏极接到M4的漏极，M17的漏极接到M12、M13的源极，M18的漏极接到M2的漏极，M19、M20的漏极一起接到M11的漏极，M21、M22的漏极一起接到M10的漏极。
[0010]所述电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管；
M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。
[0011]该电路连接在低压差线性稳压器电路功率管位置上，具体地，电压驱动器电路上方右侧线接入本电压驱动器电路的VDD；电压驱动器电路上方左侧线为基准电压电路中产生的V1D1、V1D3，两个基准电压电路分别接到M10和M13的栅端的V1D1、V1D3；基准电路产生的VBP接到本电压驱动电路中的M1、M2、M8的栅端VBP；电压驱动器电路左侧Vset为前置的放大器电路输出，接入本电压驱动器电路的M14栅端VIN；电压驱动器电路下方为VOUT输出端，同时接回前置放大器电路输入端反馈平衡输出电压
[0012]优点及效果
[0013]1、本专利技术解决了片内无容LDO所需求的负载调整稳定性、时域响应、功耗、和负载电流能力综合性要求的极端情况，优化了LDO的整体性能，可以满足十分苛刻的数字电路供电需求。
[0014]2、通过Cadence软件仿真得到整体电路在tt_25度情况下供电调整率0.032％，静态功耗2uA，时域响应恢复时间3.5us，负载调整率2.5uV/A。
附图说明
[0015]图1为一般LDO电路总体框图；
[0016]图2为本专利技术的包含本驱动器电路的LDO系统框图；
[0017]图3为本专利技术的有恢复时间加速的电流反馈电压驱动器内部电路图；
[0018]图4为本专利技术的LDO在TT工艺角下25摄氏度下的时域恢复仿真波形图；
[0019]图5为本专利技术的LDO在TT工艺角下DC温度稳定性仿真波形图；
[0020]图6为本专利技术的3.6V_TT工艺角下LDO核心模块静态电流波形图；
[0021]图7为本专利技术的在TT工艺角下40摄氏度的情况下LDO输出的负载电压波形图。
具体实施方式
[0022]下面结合附图对本专利技术做进一步的说明：
[0023]如图1所示，为一般LDO电路总体结构，对于LDO的使用情况，在负载电流变化速度很快，在1ns的时间内从200uA跳变到20mA，同时因为要给数字电路供电，输出电压跳变也不能超过一个合理范围，同时保证最大为10μA的静态电流，常规设计无法满足。
[0024]如图2所示，包含本驱动器电路的LDO系统连接图，其与其他原件的连接方式为电压驱动器上方右侧线表示VDD，接入本驱动电路VDD。电压驱动器上方左侧线为基准电路中产生的V1D1、V1D3两个基准电压电路分别接到M10和M13的栅端的V1D1、V1D3；以及基准电路产生的VBP接到本电压驱动电路中的M1、M2、M8的栅端VBP。电压驱动器左侧Vset为前置的放大器电路输出，接入本电压驱动器电路的M14栅端VIN。电压驱动器下方为电压驱动器电路中的VOUT输出端，同时接回前置放大器电路输入端反馈平衡输出电压。
[0025]如图3所示，为有恢复时间加速的电流反馈电压驱动器电路连接图，其中M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管，M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。
[0026]M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的
漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT。
[0027]所述电路所有PMOS的体端全部接VDD，所有NMOS的体端全部接GND，M1、M2、M8的栅极连到VBP，M3、M5的栅极一起接到M4的漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种有恢复时间加速功能的电流反馈电压驱动器电路，其特征在于：该电流反馈电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT；电路所有PMOS的体端全部接VDD，所有NMOS的体端全部接GND，M1、M2、M8的栅极连到VBP，M3、M5的栅极一起接到M4的漏极，M5、M6和M7的栅极一起接到M5的漏极，M9的栅极连接到M23、M7的漏极，M14栅极连接VIN，M15、M16的栅极一起连接到M14的漏极，M13的栅极连接到V1D1，M10栅极接到V1D3，M12、M11的栅极一起连接到M14的源极，M17、M18的栅极一起连接到M18的漏极，M19、M21的栅极一起连接到M20的漏极，M20、M22、M23的栅极一起连接到M22和M21的漏极；M1的漏极接到M10、M11的源极，M2的漏极接到M18的漏极，M3、M4的漏极一起接到M12的漏极，M5、M6的漏极一起接到M13的漏极，M7、M23的漏极一起接到M18、M16的漏极以及电容C1的上级板和M9的栅极上，M8的漏极接到M16的漏极以及M9的栅...

【专利技术属性】
技术研发人员：任建，刘松睿，辛晓宁，袁申，宋柏晨，
申请(专利权)人：沈阳工业大学，
类型：发明
国别省市：