半导体结构和相关芯片和电子装置制造方法及图纸

本申请揭露一种半导体结构和相关芯片和电子装置。所述半导体结构包括半导体基板以及单元行。所述单元行包含：多个非功能单元，包含第一分接头单元、第二分接头单元、电源开关单元、第一阱隔离单元以及第二阱隔离单元，设置于所述半导体基板上；其中最接近所述第二阱隔离单元的功能单元和所述第二阱隔离单元之间，不具有分接头单元。不具有分接头单元。不具有分接头单元。

【技术实现步骤摘要】
半导体结构和相关芯片和电子装置


[0001]本申请涉及半导体，尤其涉及一种半导体结构和相关芯片和电子装置。

技术介绍

[0002]系统单芯片(system
‑
on
‑
chip，SoC)设计可借由将不同的集成电路区块整合至单一芯片上，以实现多种功能。为了节省功耗，系统单芯片可划分为不同的电源域(power domain)，并放入电源开关单元(power shut
‑
off cell)以达到分别控制各电源域的启用或停用，这样一来，便可在不需要使用时，单独地关闭某些电源域。
[0003]一般来说，所需加入的电源开关单元的数目和所在的电路区块的面积大致成比例。因此，为了降低功耗，往往需要额外地牺牲一定比例的芯片面积，造成两难的局面。
[0004]因此，要如何解决上述问题，已成为本领域亟需解决的问题之一。

技术实现思路

[0005]本申请提供了一种半导体结构，包括：半导体基板以及单元行；所述单元行包含：多个非功能单元、第一功能单元以及第二功能单元；其中，所述多个非功能单元包含第一分接头单元、第二分接头单元、电源开关单元、第一阱隔离单元以及第二阱隔离单元，设置于所述半导体基板上，且所述第一分接头单元、所述第一阱隔离单元、所述电源开关单元、所述第二阱隔离单元以及所述第二分接头单元依序沿第一方向排成一行；所述第一功能单元设置于所述第一分接头单元以及所述第一阱隔离单元之间；而所述第二功能单元则设置于所述第二阱隔离单元以及所述第二分接头单元之间，其中所述第二阱隔离单元具有第一侧与第二侧，其中所述第二阱隔离单元的所述第一侧面向所述电源开关单元，所述第二阱隔离单元的所述第二侧面向所述第二分接头单元，且所述第二功能单元和所述第二阱隔离单元的所述第二侧之间，不具有分接头单元。
[0006]本申请提供了一种芯片，包括上述的半导体结构。
[0007]本申请提供了一种电子装置，包括上述的芯片。
[0008]本申请的半导体结构和相关芯片和电子装置可以达到同时降低功耗和芯片面积的目的。
附图说明
[0009]图1为半导体结构的示意图。
[0010]图2为针对图1的半导体结构加入电源开关单元的实施例的示意图。
[0011]图3为针对图2的半导体结构进行面积优化的实施例的示意图。
[0012]图4为针对图3的半导体结构进一步进行面积优化的实施例的示意图。
具体实施方式
[0013]以下揭露内容提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描
述组件及配置的特定实例以简化本揭露。当然，此等仅为实例且不旨在限制。举例而言，在下列描述中，第一构件形成于第二构件上方或第一构件形成于第二构件之上，可包含所述第一构件及所述第二构件直接接触的实施例，且也可包含额外构件形成在所述第一构件与所述第二构件之间的实施例，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复组件符号及/或字母。此重复出于简化及清楚的目的，且本身不代表所论述的各项实施例及/或组态之间的关系。
[0014]此外，为便于描述，可在本文中使用诸如“在
…
下面”、“在
…
下方”、“下”、“在
…
上方”、“上”及类似者的空间相对术语来描述一个组件或构件与另一(些)组件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。所述装置可以有其他定向(旋转90度或按其他定向)，同样可以相应地用来解释本文中使用的空间相对描述词。
[0015]尽管阐述本揭露的数值范围及参数为近似值，但申请人已尽可能精确地在具体实例中阐述数值。然而，任何数值必然含有源自各自测试环境下的误差。如本文中使用，术语“约”通常意谓在一给定值或范围的10％、5％、1％或0.5％内。术语“约”也可以意谓一般技术者所认知的平均值内的可接受标准误差。除了在操作/工作实例中之外，或除非另外明确指定，否则在全部例项中所记载的数值范围、量、值及百分比(诸如针对材料数量、持续时间、温度、操作条件、量的比率及本文中揭示的其类似者的数值范围、量、值及百分比)，应理解为均由术语“约”所修饰。因此，除非相反地指示，否则本揭露及随附技术权利要求书中阐述的数值参数可依据实际状况变动的近似值，且各数值参数可能经一般舍入方式处理。本文中可将范围表达为自一个数值端点至另一数值端点或在两个数值端点之间。除非另外指定，否则本文中揭示的全部范围都包含数值端点。
[0016]图1为半导体结构100的示意图。半导体结构100包含半导体基板101。半导体结构100还包含多个单元(cell)设置于半导体基板101上，所述多个单元可以是半导体制造厂所提供的标准单元(standard cell)，也可以是芯片设计厂所自行开发的非标准单元。
[0017]半导体结构100的多个单元排列为多条单元行，各单元行沿X方向延伸。各单元行的高度都相同，如图1所示，半导体结构100包含单元行R1、单元行R2、单元行R3、单元行R4以及单元行R5具有相同的高度H。在本申请中，多个单元的高度可以都和单元行高度H等高，也可以部分的单元的高度为单元行高度H的N倍，其中N为正整数。为方便说明，图中的实施例里，各单元的高度都示例性地和单元行高度H等高，但本申请不以此为限。
[0018]多个单元分为非功能单元与功能单元。功能单元包含有例如缓冲器单元、NAND单元、AND单元、NOR单元、OR单元或类似的逻辑运算相关单元；非功能单元则包含例如分接头单元(tap cell)、阱隔离单元(separate well cell)、电源开关单元、填充剂单元(filler cell)或类似的非逻辑运算相关单元。一般来说，使用电路合成器对高阶硬件语言所描述的电路程序代码进行合成后，可以得到由功能单元构成的网表(netlist)。而在生成布局(layout)的摆放与绕线(place&route,P&R)阶段，则会在功能单元构成的网表中额外加入非功能单元以满足设计规则。
[0019]半导体结构100包含多个功能单元分布于单元行R1～R5，以及多个分接头单元散布于多个功能单元之间。在图1中，多个分接头单元特别以粗框标出，例如单元行R1中的分接头单元102和分接头单元104。在粗框之间放置多个功能单元(未特别绘示于图中)。分接
头单元的用途是为附近的晶体管提供晶体管主体偏压(body bias)，例如替附近的多个功能单元中的晶体管提供晶体管主体偏压。在一些实施例中，分接头单元借由向阱(well)供应电源而供应主体偏压，CMOS组件则于所述的阱之中形成。在一些实施例中，分接头单元向对应的N型阱(N
‑
well)提供偏压电压及/或向对应的P型阱(P
‑
well)提供偏压电压。在一些实施例中，标准分接头单元将N型阱耦接至第一电源轨(例如，VDD)及/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体基板；以及单元行，包含：多个非功能单元，所述多个非功能单元包含第一分接头单元、第二分接头单元、电源开关单元、第一阱隔离单元以及第二阱隔离单元，设置于所述半导体基板上，其中所述第一分接头单元、所述第一阱隔离单元、所述电源开关单元、所述第二阱隔离单元以及所述第二分接头单元依序沿第一方向排成一行；第一功能单元，设置于所述第一分接头单元以及所述第一阱隔离单元之间；以及第二功能单元，设置于所述第二阱隔离单元以及所述第二分接头单元之间；其中所述第二阱隔离单元具有第一侧与第二侧，所述第二阱隔离单元的所述第一侧面向所述电源开关单元，所述第二阱隔离单元的所述第二侧面向所述第二分接头单元，且所述第二功能单元和所述第二阱隔离单元的所述第二侧之间，不具有分接头单元。2.根据权利要求1所述的半导体结构，其特征在于，所述第一阱隔离单元具有第一侧与第二侧，其中所述第一阱隔离单元的所述第一侧面向所述电源开关单元，所述第一阱隔离单元的所述第二侧面向所述第一分接头单元，且所述多个非功能单元还包括：第三分接头单元，设置于所述第一功能单元和所述第一阱隔离单元的所述第二侧面之间。3.根据权利要求1所述的半导体结构，其特征在于，所述第一阱隔离单元具有第一侧与第二侧，其中所述第一阱隔离单元的所述第一侧面...

【专利技术属性】
技术研发人员：林家弘，陈信助，邱志杰，
申请(专利权)人：英属维京群岛商烁星有限公司，
类型：新型
国别省市：