电源用半导体集成电路制造技术

本发明专利技术提供一种电源用半导体集成电路，其具备：第1异常检测电路；第2异常检测电路；使第1异常检测电路的输出和第2异常检测电路的输出延迟的延迟电路；以及取入并保持延迟电路的输出的锁存电路，延迟电路具备：用于对延迟用电容器进行充电的恒流源；用于对延迟用电容器进行放电的开关单元；以及将延迟用电容器的充电电压与预定的电压进行比较的电压比较电路，根据向表示第1异常检测电路的输出异常或第2异常检测电路的输出异常的状态的变化，开始延迟用电容器的充电，在电压比较电路判定为延迟用电容器的充电电压达到了上述预定的电压时，输出变化，通过将该输出取入到锁存电路来对延迟用电容器进行放电。迟用电容器进行放电。迟用电容器进行放电。

【技术实现步骤摘要】
电源用半导体集成电路


[0001]本专利技术涉及在构成对直流电压进行变换的串联调节器那样的电压调节器或将电源装置的电压直接向负载供给或切断的电源开关的电源用半导体集成电路(电源用IC)中利用而有效的技术。

技术介绍

[0002]作为对设置在直流电压输入端子与输出端子之间的晶体管进行控制来输出所希望的电位的直流电压的电源装置，有串联调节器(以下，简称为调节器)。
[0003]在车载用调节器中，通常通过连接器将汽车导航仪等车载电子设备与调节器连接。因此，有时连接器因车身的振动而脱落，电源的输出端子变为开路，或者在作为负载的电子设备的内部发生短路。因此，要求车载用调节器具有检测这样的异常状态的功能。
[0004]因此，例如如图6所示，提出了与调节器用半导体集成电路(调节器用IC)相关的专利技术，该调节器用半导体集成电路构成为设置检测输出端子的开路状态的开路异常检测用比较器CMP1、检测短路状态的短路异常检测用比较器CMP2、以及使开路异常检测电路和短路异常检测电路的输出延迟的延迟电路DLY，利用由延迟电路延迟后的信号生成异常检测信号Err_op、Err_sc并从输出端子输出(专利文献1、2)。设置延迟电路是为了避免由于在动作开始时向与输出端子连接的电容器Co流入冲击电流而从短路异常检测电路错误地输出异常检测信号。
[0005]在图6所示的具备延迟电路的调节器用IC中，在输出端子OUT的负载设备从未连接的状态转移到连接状态时，连接有延迟设定用的电容器Cd的外部端子CD的电压VCD上升到相当高的电压，因此存在如图7的(A)所示的期间Td那样放电时间不足，无法检测出输出端子的开路状态的消除，在短路异常检测信号Err_sc中出现误检测脉冲EP1这样的课题。另外，在从负载设备的短路状态向短路被消除的状态转移时，也同样地延迟设定用的电容器的放电时间不足而无法进行短路消除的检测，如图7的(B)所示，可知存在在开路异常检测信号Err_op中出现误检测脉冲EP2这样的课题。另外，同样的课题在具有与上述调节器用IC类似的结构，将电源装置(电池等)的电压直接向负载供给或切断的电源开关用IC中也发生。
[0006]专利文献1：日本特开2017
‑
45096号公报
[0007]专利文献2：日本特开2018
‑
55545号公报

技术实现思路

[0008]本专利技术是着眼于上述那样的课题而完成的，其目的在于，在具备对输出端子的短路异常、开路异常那样的2种以上的异常进行检测的电路和使异常检测信号延迟的延迟电路的调节器用IC、电源开关用IC那样的电源用IC中，在异常状态被消除时，在异常检测信号中不产生误检测脉冲。
[0009]本专利技术的另一目的在于提供一种电源用IC(调节器用IC、电源开关用IC)，其能够
检测出发生了延迟设定用的电容器从外部端子脱落等异常，并向外部输出异常检测信号。
[0010]为了实现上述目的，本专利技术提供一种电源用半导体集成电路，包括：输出晶体管，其连接在被输入直流电压的电压输入端子与输出端子之间；以及控制电路，其控制所述输出晶体管，其中，所述电源用半导体集成电路具备：
[0011]第1异常检测电路，其检测第1异常状态；
[0012]第2异常检测电路，其检测与所述第1异常状态不同的第2异常状态；
[0013]延迟电路，其使所述第1异常检测电路的输出和所述第2异常检测电路的输出延迟；以及
[0014]锁存电路，其取入并保持所述延迟电路的输出，
[0015]所述延迟电路具备：恒流源，其用于对延迟用电容器进行充电；开关单元，其用于对所述延迟用电容器进行放电；以及电压比较电路，其将所述延迟用电容器的充电电压与预定的电压进行比较。
[0016]根据具有上述那样的结构的电源用半导体集成电路，延迟电路在判定为延迟用电容器的充电电压达到了预定的电压时，电压比较电路的输出发生变化，通过将该输出取入到锁存电路中而使延迟用电容器放电，因此能够使延迟用电容器的充电电压不会变得过高，由此，例如在具备检测输出端子的短路异常或开路异常这样的2种以上的异常的电路和延迟异常检测信号的延迟电路的调节器用IC或电源开关用IC这样的电源用IC中，在异常状态被消除时，能够使异常检测信号中不产生误检测脉冲。
[0017]在此，优选地，所述第1异常检测电路是检测所述输出端子的短路状态的电路，所述电源用半导体集成电路构成为：根据向表示所述第1异常检测电路的输出或所述第2异常检测电路的输出异常的状态的变化，将所述开关单元断开，由此开始所述延迟用电容器的充电，在所述电压比较电路判定为所述延迟用电容器的充电电压达到了所述预定的电压时，输出发生变化，通过将该输出取入到所述锁存电路，将所述开关单元接通来使所述延迟用电容器放电。
[0018]并且，优选地，所述电源用半导体集成电路具备：电压上限限制单元，其限制所述延迟用电容器的充电电压的上限。
[0019]根据该结构，能够通过电压上限限制单元(箝位电路)限制延迟用电容器的充电电压的上限，因此能够缩短延迟用电容器的放电所需的时间，由此能够防止异常检测信号的误检测脉冲。
[0020]并且，优选地，所述电压上限限制单元是连接在所述延迟用电容器的充电侧端子与接地点之间的晶体管，在包含所述控制电路的内部电路进行动作的情况下，对该晶体管的控制端子施加预定的电压。
[0021]根据该结构，在电源用IC被关断等而内部电路的动作停止时，晶体管(P
‑
MOS)的控制端子(栅极端子)的电压下降而使该晶体管成为导通状态，由此能够使延迟用电容器的充电电荷迅速地放电，能够避免之后电源用IC开启时的误动作。另外，也可以在电源用半导体集成电路关断时使电容器放电。
[0022]另外，优选地，所述第2异常检测电路是检测所述输出端子的开路状态的电路，
[0023]所述电源用半导体集成电路具有与所述输出晶体管并联设置且流过与流过所述输出晶体管的电流成比例缩小的电流的第1晶体管和第2晶体管，
[0024]所述第1异常检测电路具备：第1电压比较电路，其将对流过所述第1晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，
[0025]所述第2异常检测电路具备：第2电压比较电路，其将对流过所述第2晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，
[0026]在比预先设定的短路异常检测电流值大的电流流过所述第1晶体管时，所述第1电压比较电路输出判定为短路异常的信号，在比预先设定的开路异常检测电流值小的电流流过所述第2晶体管时，所述第2电压比较电路输出判定为开路异常的信号。
[0027]根据上述那样的结构，在具备检测输出端子的短路状态的电路和检测开路状态的电路的电源用IC中，在短路异常、开路异常的状态被消除时，能够使异常检测信号不产生误检测脉冲。
[0028]另外，优选地，所述电源用半导体集成电路具备：第1输出端子，其用于将所述第1异常检本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源用半导体集成电路，具备：输出晶体管，其连接在被输入直流电压的电压输入端子与输出端子之间；以及控制电路，其控制所述输出晶体管，其特征在于，所述电源用半导体集成电路具备：第1异常检测电路，其检测第1异常状态；第2异常检测电路，其检测与所述第1异常状态不同的第2异常状态；延迟电路，其使所述第1异常检测电路的输出和所述第2异常检测电路的输出延迟；以及锁存电路，其取入并保持所述延迟电路的输出，所述延迟电路具备：恒流源，其用于对延迟用电容器进行充电；开关单元，其用于对所述延迟用电容器进行放电；以及电压比较电路，其将所述延迟用电容器的充电电压与预定的电压进行比较。2.根据权利要求1所述的电源用半导体集成电路，其特征在于，所述第1异常检测电路是检测所述输出端子的短路状态的电路，所述电源用半导体集成电路构成为：根据向表示所述第1异常检测电路的输出或所述第2异常检测电路的输出异常的状态的变化，将所述开关单元断开，由此开始所述延迟用电容器的充电，在所述电压比较电路判定为所述延迟用电容器的充电电压达到了所述预定的电压时，输出发生变化，通过将该输出取入到所述锁存电路，将所述开关单元接通来使所述延迟用电容器放电。3.根据权利要求1或2所述的电源用半导体集成电路，其特征在于，所述电源用半导体集成电路具备：电压上限限制单元，其限制所述延迟用电容器的充电电压的上限。4.根据权利要求3所述的电源用半导体集成电路，其特征在于，所述电压上限限制单元是连接在所述延迟用电容器的充电侧端子与接地点之间的晶体管，在包含所述控制电路的内部电路...

【专利技术属性】
技术研发人员：樱井康平，牧慎一朗，
申请(专利权)人：三美电机株式会社，
类型：发明
国别省市：