一种低损硅基滤波器及其制作方法技术

本发明专利技术公开了一种低损硅基滤波器及其制作方法，包括：n个硅腔谐振单元，每个硅腔谐振单元分别包括第一金属层、厚膜层、高阻硅介质层和第二金属层，所述第一金属层、厚膜层、高阻硅介质层和第二金属层上下依次层叠，所述高阻硅介质层上设置有硅坑，所述硅坑位于对应第一金属层的正下方，所述硅坑的底部呈锯齿状或者连续的波浪状。通过上述方式，本发明专利技术所述的低损硅基滤波器及其制作方法，通过在高阻硅介质层上刻蚀硅坑并在硅坑的底部形成锯齿状或者连续的波浪状结构，实现了提高硅基滤波器Q值、减小损耗以及小型化的目的。减小损耗以及小型化的目的。减小损耗以及小型化的目的。

【技术实现步骤摘要】
一种低损硅基滤波器及其制作方法


[0001]本专利技术涉及滤波器领域，特别是涉及一种低损硅基滤波器及其制作方法。

技术介绍

[0002]滤波器在射频、微波系统中起着选频滤波的重要作用，具体的，滤波器可使某段频率的电信号通过，而对其他频率的电信号进行阻拦。滤波器的主要性能指标有插损、带宽、带外选择性以及电路尺寸等，降低滤波器的损耗，提高带外抑制度以及电路小型化一直是滤波器的关键设计难点。
[0003]传统的滤波器包括腔体滤波器、LC滤波器和平面滤波器，腔体滤波器由金属整体切割形成，LC滤波器由电感、电容和电阻的组合设计构成，平面滤波器由传输线和PCB板制成，均存在体积大、不易与多芯片互连集成等问题，影响了滤波器在小型芯片化滤波器方面的发展，需要在提高Q值以及降低损耗方面进行改进。

技术实现思路

[0004]本专利技术主要解决的技术问题是提供一种低损硅基滤波器及其制作方法，缩小体积，降低损耗，并提高Q值。
[0005]为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种低损硅基滤波器，包括：n个硅腔谐振单元，每个硅腔谐振单元分别包括第一金属层、厚膜层、高阻硅介质层和第二金属层，所述第一金属层、厚膜层、高阻硅介质层和第二金属层上下依次层叠，所述高阻硅介质层上设置有硅坑，所述硅坑位于对应第一金属层的正下方，所述硅坑的底部呈锯齿状或者连续的波浪状。
[0006]在本专利技术一个较佳实施例中，所述硅腔谐振单元的边缘设置有多个通孔，所述通孔依次贯穿第一金属层、厚膜层、高阻硅介质层和第二金属层，且通孔的内壁表面设置有金属沉积层。
[0007]在本专利技术一个较佳实施例中，所述通孔为全通孔或半通孔。
[0008]在本专利技术一个较佳实施例中，硅腔谐振单元的数量n≥1，且为整数， n大于1时，n个硅腔谐振单元排列成矩阵，相邻两个硅腔谐振单元边缘的半通孔对应组合为全通孔。
[0009]在本专利技术一个较佳实施例中，所述硅坑刻蚀在高阻硅介质层上，且不刻穿。
[0010]在本专利技术一个较佳实施例中，还包括输入馈线槽、第一缺陷耦合槽、输出馈线槽和第二缺陷耦合槽，所述输入馈线槽和第一缺陷耦合槽设置在硅腔谐振单元矩阵的中任一行的首位硅腔谐振单元上的第一金属层上，所述输入馈线槽从对应第一金属层边缘向内延伸并与第一缺陷耦合槽连通，进行待滤波信号的输入；所述输出馈线槽和第二缺陷耦合槽设置在硅腔谐振单元的矩阵中任一行的末位硅腔谐振单元上的第一金属层上，所述输出馈线槽与第二缺陷耦合槽连通并延伸至对应第一金属层的边缘，输出滤波信号。
[0011]在本专利技术一个较佳实施例中，所述输入馈线槽、第一缺陷耦合槽、输出馈线槽和第
二缺陷耦合槽深度与第一金属层的厚度相对应。
[0012]在本专利技术一个较佳实施例中，锯齿状包括多个间隔分布的矩形或者三角形截面的凸筋。
[0013]为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种低损硅基滤波器的制作方法，包括以下步骤：在高阻硅介质两面抛光，形成高阻硅介质层；在高阻硅介质层正面刻蚀所需尺寸的硅坑，并在硅坑的底部形成呈锯齿状或者连续的波浪状结构；在高阻硅介质层上方形成厚膜层；在厚膜层上面溅射电镀第一金属层，在高阻硅介质层下方电镀第二金属层；贯穿刻蚀第一金属层、厚膜层、高阻硅介质层和第二金属层的边缘，形成贯穿的通孔；在通孔内壁四周溅射金属沉积层。
[0014]本专利技术的有益效果是：本专利技术指出的一种低损硅基滤波器及其制作方法，通过在高阻硅介质层上刻蚀硅坑并在硅坑的底部形成锯齿状或者连续的波浪状结构，实现了提高硅基滤波器Q值、减小损耗以及小型化的目的，而且不同的硅坑尺寸可以得到不同的滤波器谐振频率，再加上硅坑底部的锯齿状或者连续的波浪状结构，提高了带外抑制度，满足了高Q值、小插损、小型化的硅基滤波器芯片设计需求。
附图说明
[0015]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1是本专利技术一种低损硅基滤波器一较佳实施例的结构示意图；图2是图1的a
‑
a
，
向剖视图。
具体实施方式
[0016]下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0017]请参阅图1~图2，本专利技术实施例包括：如图1所示的低损硅基滤波器，包括：n个硅腔谐振单元11、输入馈线槽14、第一缺陷耦合槽15、输出馈线槽16和第二缺陷耦合槽17，硅腔谐振单元的数量n≥1，且为整数， n大于1时，n个硅腔谐振单元排列成矩阵，在本实施例中，取n为3，3个硅腔谐振单元分别为依次排布的第一硅腔谐振单元111、第二硅腔谐振单元112以及第三硅腔谐振单元113。
[0018]如图2所示，每个硅腔谐振单元分别包括第一金属层21、厚膜层22、高阻硅介质层23和第二金属层24，第一金属层21、厚膜层22、高阻硅介质层23和第二金属层24上下依次层
叠，在高阻硅介质层23上设置有硅坑13（包括第一硅腔谐振单元111中第一硅坑131、第二硅腔谐振单元112中的第二硅坑132、第三硅腔谐振单元113中的第三硅坑133），硅坑13截面为方形或者等腰梯形，可以通过刻蚀生成在高阻硅介质层23上，且不刻穿。
[0019]硅坑13分别位于对应第一金属层22的正下方，硅坑13的刻蚀大小可以影响滤波器的谐振频率，硅坑越大，谐振频率越低，可以起到小型化滤波器的作用。硅坑的底部呈锯齿状或者连续的波浪状，锯齿状包括多个间隔分布的矩形或者三角形截面的凸筋，在本实施例中，如图2所示，锯齿状包括多个间隔分布的矩形凸筋。通过硅坑及底部形成的锯齿状或者连续的波浪状结构，提高了硅基滤波器Q值，有利于减小损耗。
[0020]在硅腔谐振单元的边缘设置有多个通孔12，通孔12依次贯穿第一金属层21、厚膜层22、高阻硅介质层23和第二金属层24，且通孔12的内壁表面设置有金属沉积层。在本实施例中，通孔12为全通孔122或半通孔121，相邻两个硅腔谐振单元边缘的半通孔121对应组合为全通孔122。
[0021]输入馈线槽14和第一缺陷耦合槽15设置在硅腔谐振单元矩阵的中任一行的首位硅腔谐振单元（图1中的第一硅腔谐振单元111）上的第一金属层21上，输入馈线槽14从对应第一金属层21边缘向内延伸并与第一缺陷耦合槽15连通，进行待滤波信号的输入；输出馈线槽16和第二缺陷耦合槽17设置在硅腔谐振单元的矩阵中任一行的末位硅腔谐振单元（图1中的第三硅腔谐振单元113）上的第一金属层上，输出馈线槽16与第二缺陷耦合槽17连通并延伸至对应第一金属层的边缘，进行滤波信号的输出。在本实施例中，输入馈本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低损硅基滤波器，其特征在于，包括：n个硅腔谐振单元，每个硅腔谐振单元分别包括第一金属层、厚膜层、高阻硅介质层和第二金属层，所述第一金属层、厚膜层、高阻硅介质层和第二金属层上下依次层叠，所述高阻硅介质层上设置有硅坑，所述硅坑位于对应第一金属层的正下方，所述硅坑的底部呈锯齿状或者连续的波浪状。2.根据权利要求1所述的低损硅基滤波器，其特征在于，所述硅腔谐振单元的边缘设置有多个通孔，所述通孔依次贯穿第一金属层、厚膜层、高阻硅介质层和第二金属层，且通孔的内壁表面设置有金属沉积层。3.根据权利要求2所述的低损硅基滤波器，其特征在于，所述通孔为全通孔或半通孔。4.根据权利要求3所述的低损硅基滤波器，其特征在于，硅腔谐振单元的数量n≥1，且为整数， n大于1时，n个硅腔谐振单元排列成矩阵，相邻两个硅腔谐振单元边缘的半通孔对应组合为全通孔。5.根据权利要求1所述的低损硅基滤波器，其特征在于，所述硅坑刻蚀在高阻硅介质层上，且不刻穿。6.根据权利要求4所述的低损硅基滤波器，其特征在于，还包括输入馈线槽、第一缺陷耦合槽、输出馈线槽和第二缺陷耦合槽，所述输入馈线槽和第一缺陷耦合槽设置在硅腔...

【专利技术属性】
技术研发人员：万晶，梁晓新，
申请(专利权)人：昆山鸿永微波科技有限公司，
类型：发明
国别省市：