半导体装置制造方法及图纸

一种半导体装置包括：半导体衬底；集成装置，其位于半导体衬底上；第一重新分布层，其位于半导体衬底上，第一重新分布层具有电连接到集成装置的第一导电图案；第二重新分布层，其位于第一重新分布层上，第二重新分布层具有连接到第一导电图案的第二导电图案；以及第三导电图案，其位于第二重新分布层的顶表面上。第三导电图案包括：焊盘，其连接到第二导电图案；底凸块焊盘，其与焊盘间隔开；分组图案，其位于焊盘与第二重新分布层的外边缘之间；以及布线，其将底凸块焊盘连接到焊盘，并将焊盘连接到分组图案。到分组图案。到分组图案。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月26日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0107830的优先权，该申请的公开内容以引用方式全部并入本文中。


[0003]符合示例实施例的设备和方法涉及一种半导体装置。

技术介绍

[0004]一种半导体管芯可以以引线接合方式或倒装芯片方式安装在封装衬底上。当半导体管芯以倒装芯片方式安装时，半导体管芯可以具有用于供电、电接地或信号传输的焊盘。
[0005]为半导体芯片供应足够的电力以防止在信号传输期间同时增大开关噪声是极其重要的。

技术实现思路

[0006]一方面提供了一种具有提高的电特性的半导体装置。
[0007]另一方面提供了一种具有改善的操作可靠性的半导体装置。
[0008]根据示例实施例的一方面，提供了一种半导体装置。半导体装置包括：半导体衬底；至少一个集成装置，其位于半导体衬底的前表面上；第一重新分布层，其位于半导体衬底上，第一重新分布层具有电连接到至少一个集成装置的多个第一导电图案；第二重新分布层，其位于第一重新分布层上，第二重新分布层具有连接到第一导电图案的多个第二导电图案；以及多个第三导电图案，其位于第二重新分布层的顶表面上。第三导电图案可以包括：多个焊盘，其连接到第二导电图案；多个底凸块焊盘，其与焊盘间隔开；分组图案，其位于焊盘与第二重新分布层的外边缘之间；以及多个布线，其将底凸块焊盘连接到焊盘，并且将焊盘连接到分组图案。
[0009]根据示例实施例的另一方面，提供了一种半导体装置。半导体装置包括：半导体衬底，其包括半导体衬底的前表面上的多个集成装置；重新分布层，其位于半导体衬底上；重新分布层的中心区域上的多个焊盘和多个底凸块焊盘；以及第一分组图案，其位于重新分布层的外围区域上，外围区域与中心区域间隔开，并围绕中心区域。焊盘可以包括：多个第一焊盘，其连接到集成装置的信号电路；以及多个第二焊盘，其连接到第一分组图案和集成装置的接地电路。
[0010]根据示例实施例的又一方面，提供了一种半导体装置，包括：半导体管芯；电介质图案，其位于半导体管芯的有源表面上；第一导电图案，其位于电介质图案中；第二导电图案，其位于电介质图案的顶表面上；以及多个焊料凸块，其位于第二导电图案上。第二导电图案可以包括：分组图案，其具有沿着电介质图案的外边缘延伸的环形状；多个底凸块焊盘，其位于电介质图案的顶表面上；以及多个管芯焊盘，其连接到底凸块焊盘和分组图案。从电介质图案的外边缘到分组图案的距离小于从电介质图案的外边缘到多个底凸块焊盘
的距离，并且从电介质图案的外边缘到分组图案的距离小于从电介质图案的外边缘到多个管芯焊盘的距离。半导体管芯中的多个接地电路可以连接到分组图案，并且具有相同的电势。
附图说明
[0011]图1示出了呈现根据一些示例实施例的半导体装置的截面图；
[0012]图2示出了呈现根据一些示例实施例的半导体装置的平面图；
[0013]图3示出了沿图2的半导体装置的线A
‑
A
’
截取的截面图；
[0014]图4示出了呈现图2的半导体装置的部分A的放大图；
[0015]图5示出了呈现根据一些示例实施例的半导体装置的平面图；
[0016]图6示出了呈现根据一些示例实施例的半导体装置的平面图；
[0017]图7和图8分别示出了呈现根据一些示例实施例的图6的半导体装置的部分B
‑
B
’
和部分C
‑
C
’
的放大截面图；
[0018]图9示出了呈现根据一些示例实施例的半导体装置的平面图；
[0019]图10和图11分别示出了呈现根据一些示例实施例的图9的半导体装置的部分D
‑
D
’
和部分E
‑
E
’
的截面图；
[0020]图12示出了呈现根据一些示例实施例的半导体装置的平面图；以及
[0021]图13和图14分别示出了呈现根据一些示例实施例的图12的半导体装置的部分F
‑
F
’
和部分G
‑
G
’
的截面图。
具体实施方式
[0022]通过参照附图详细地描述示例实施例，以上和其他方面和特征将变得显而易见。
[0023]图1示出了呈现根据一些示例实施例的半导体装置的截面图。
[0024]参照图1，可以提供封装衬底10。封装衬底10可以是印刷电路板(PCB)。封装衬底10可以包括电路图案(未示出)。电路图案中的一个或多个可以电连接到封装衬底10的底表面上的第一衬底焊盘(未示出)。第一衬底焊盘可以向其对应地附接有可将封装衬底10电连接到外部设备的外部耦接端子12(诸如焊料凸块或焊球)。电路图案的其他一个或多个可以电连接到封装衬底10的顶表面上的第二衬底焊盘14。
[0025]半导体管芯20可以安装在封装衬底10上。半导体管芯20可以具有面对封装衬底10的底表面和与底表面相对的顶表面。底表面可以是半导体管芯20的有源表面。半导体管芯20可以在其中包括至少一个集成装置21。至少一个集成装置21可以形成在半导体管芯20的下部上。半导体管芯20可以包括设置在其底表面上的重新分布层22。重新分布层22可以耦接到至少一个集成装置21。以下将更详细地讨论半导体管芯20的配置。
[0026]半导体管芯20可以是安装在封装衬底10上的倒装芯片。例如，半导体管芯20可以被设置为允许重新分布层22面对封装衬底10。半导体管芯20可以通过连接端子26耦接到封装衬底10。连接端子26可以设置在封装衬底10的第二衬底焊盘14与重新分布层22的底凸块焊盘24之间。连接端子26可以包括微凸块。
[0027]底填层16可以填充半导体管芯20与封装衬底10之间的空间。底填层16可以围绕连接端子26。底填层16可以是环氧树脂、硅基电介质层或胶带。
[0028]模制层30可以设置在封装衬底10上。模制层30可以覆盖半导体管芯20。模制层30可以保护半导体管芯20免受外部环境影响。模制层30可以包括环氧模塑化合物(EMC)。
[0029]图2示出了根据一些示例实施例的半导体装置的平面图，其呈现了管芯焊盘和底凸块焊盘的布置。在图2中，为了便于描述，省略了一些部件(例如，布线)的图示。图3示出了呈现根据一些示例实施例的半导体装置的沿图2的线A
‑
A
’
截取的截面图。图4示出了呈现图2的部分A的放大图。
[0030]参照图2和图3，半导体管芯20可以包括半导体衬底100、堆叠在半导体衬底100上的第一重新分布层112、第二重新分布层114、第三重新分布层118、第四重新分布层118和第五重新分布层120以及设置在位于最顶部位置处的第五重新分布层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：半导体衬底；至少一个集成装置，其位于所述半导体衬底的前表面上；第一重新分布层，其位于所述半导体衬底上，所述第一重新分布层具有电连接到所述至少一个集成装置的多个第一导电图案；第二重新分布层，其位于所述第一重新分布层上，所述第二重新分布层具有连接到所述多个第一导电图案的多个第二导电图案；以及多个第三导电图案，其位于所述第二重新分布层的顶表面上，其中，所述多个第三导电图案包括：多个焊盘，其连接到所述多个第二导电图案；多个底凸块焊盘，其与所述多个焊盘间隔开；分组图案，其位于所述多个焊盘与所述第二重新分布层的外边缘之间；以及多个布线，其将所述多个底凸块焊盘连接到所述多个焊盘，并将所述多个焊盘连接到所述分组图案。2.根据权利要求1所述的半导体装置，其中，所述分组图案具有沿着所述第二重新分布层的外边缘延伸的环形状，并且当在平面图中观看时，所述多个焊盘和所述多个底凸块焊盘设置在所述分组图案内部。3.根据权利要求1所述的半导体装置，其中，在将所述第二重新分布层的中心和所述第二重新分布层的外边缘链接的直线上，所述分组图案比所述多个焊盘更靠近所述第二重新分布层的外边缘。4.根据权利要求1所述的半导体装置，其中，所述多个焊盘通过所述第二重新分布层和所述第一重新分布层连接到所述至少一个集成装置的接地电路，或者连接到所述至少一个集成装置的电源电路。5.根据权利要求4所述的半导体装置，其中，所述分组图案被设置为多个，并且所述多个分组图案包括连接到所述接地电路的第一分组图案和连接到所述电源电路的第二分组图案。6.根据权利要求5所述的半导体装置，其中，所述第一分组图案被设置为多个，所述多个第一分组图案沿着所述第二重新分布层的外边缘布置，所述第二分组图案具有沿着所述第二重新分布层的外边缘延伸的环形状，并且所述第二分组图案比所述多个第一分组图案更靠近所述第二重新分布层的外边缘。7.根据权利要求5所述的半导体装置，其中，所述第一分组图案和所述第二分组图案中的每一个具有沿着所述第二重新分布层的外边缘延伸的环形状，并且所述第一分组图案和所述第二分组图案中的一个通过所述第二重新分布层的多个第二导电图案的一部分电连接到所述多个焊盘，所述第一分组图案和所述第二分组图案中的所述一个比所述第一分组图案和所述第二分组图案中的另一个更靠近所述第二重新分布
层的外边缘。8.根据权利要求1所述的半导体装置，其中，所述多个焊盘、所述多个底凸块焊盘、所述分组图案和所述多个布线相对于所述半导体衬底位于同一水平高度处。9.根据权利要求1所述的半导体装置，还包括耦接到所述多个底凸块焊盘的多个焊球。10.根据权利要求1所述的半导体装置，其中，从所述第二重新分布层的外边缘到所述分组图案的距离在4μm至80μm...

【专利技术属性】
技术研发人员：李运基，金载元，郑钟先，朴哲重，千基范，希弗斯汉克尔，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：