半导体器件以及用于操作其的方法技术

本申请公开了半导体器件以及用于操作其的方法。半导体器件包括：发送电路，其包括：串联耦接在第一电压端子与第二电压端子之间的第一晶体管和第二晶体管；以及耦接在第一晶体管与第二晶体管之间并且耦接至穿通线的第一公共节点，该发送电路根据输出控制信号而将从内部电路传送来的信号输出到第一公共节点；接收电路，其包括：串联耦接在第一电压端子与第二电压端子之间的第三晶体管和第四晶体管；以及耦接在第三晶体管与第四晶体管之间并且耦接至内部电路的第二公共节点，该接收电路根据第一输入控制信号而将经由穿通线传送来的信号传送到内部电路；以及劣化加速电路，其用于根据测试信号而将应力施加到第一晶体管和第三晶体管。三晶体管。三晶体管。

【技术实现步骤摘要】
半导体器件以及用于操作其的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年9月1日提交的申请号为10
‑
2020
‑
0110996的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及半导体设计技术，并且具体地涉及包括未使用的电路的半导体器件。

技术介绍

[0004]近来，已经提出了多芯片封装作为用于封装半导体器件的技术。多芯片封装技术将多个半导体芯片组成一个封装件。依据一个封装件中包括多少个半导体芯片，存在不同类型的封装，即，单裸片封装(SDP)、双裸片封装(DDP)和四裸片封装(QDP)。为了节省成本的目的，可以通过在单个半导体芯片中实现各种配置来开发能够用单个开发模型来支持各种规格的产品族。例如，可以为一个多芯片封装件开发一个半导体芯片，并且可以使用熔丝(fuse)选择方法来判断将SDP、DDP和QDP中的哪一种应用于半导体芯片。
[0005]然而，由于在一个半导体芯片中实现各种配置，因此可能发生净裸片(netr/>‑
d本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：发送电路，其包括：串联耦接在第一电压端子与第二电压端子之间的第一晶体管和第二晶体管；以及耦接在所述第一晶体管与所述第二晶体管之间并且耦接至穿通线的第一公共节点，所述发送电路根据输出控制信号而将从内部电路传送来的信号传送到所述第一公共节点；接收电路，其包括：串联耦接在所述第一电压端子与所述第二电压端子之间的第三晶体管和第四晶体管；以及耦接在所述第三晶体管与所述第四晶体管之间并且耦接至所述内部电路的第二公共节点，所述接收电路根据第一输入控制信号而将经由所述穿通线传送来的信号传送到所述内部电路；以及劣化加速电路，其用于根据测试信号而将应力施加到所述第一晶体管和所述第三晶体管。2.根据权利要求1所述的半导体器件，其中，所述劣化加速电路包括：第一导通控制电路，其用于根据所述测试信号来控制所述输出控制信号以使所述第一晶体管导通；以及第二导通控制电路，其用于根据所述测试信号来控制所述第一输入控制信号以使所述第三晶体管导通。3.根据权利要求1所述的半导体器件，其中，所述半导体器件包括单裸片封装型半导体芯片或双裸片封装型半导体芯片。4.根据权利要求1所述的半导体器件，其中，所述发送电路包括：驱动控制电路，其用于通过根据选择信号而选择从第一全局线传送的第一传输信号或从第二全局线传送的第二传输信号来产生驱动控制信号；以及包括所述第一晶体管和所述第二晶体管的驱动电路，其用于在所述输出控制信号被使能时，通过根据所述驱动控制信号而控制所述第一晶体管和所述第二晶体管来驱动所述第一公共节点。5.根据权利要求4所述的半导体器件，其中，所述劣化加速电路包括：第一偏压施加电路，其用于根据所述测试信号而将所述驱动控制信号固定为第一电平；以及第一导通控制电路，其用于根据所述测试信号而控制所述输出控制信号以使所述第一晶体管导通。6.根据权利要求1所述的半导体器件，其中，所述接收电路包括：第一接收器，其包括所述第三晶体管、所述第四晶体管以及所述第二公共节点，所述第二公共节点耦接在所述第三晶体管与所述第四晶体管之间并且通过第一全局线耦接至所述内部电路，所述第一接收器根据所述第一输入控制信号而将经由所述穿通线发送来的信号发送到所述第一全局线；以及第二接收器，其包括第五晶体管和第六晶体管以及第三公共节点，所述第三公共节点
耦接在所述第五晶体管与所述第六晶体管之间并且通过第二全局线耦接至输入/输出电路，所述第二接收器根据第二输入控制信号而将经由所述穿通线传送来的信号传送到所述第二全局线。7.根据权利要求6的半导体器件，其中，所述劣化加速电路包括：第二偏压施加电路，其用于根据所述测试信号的反相信号而将所述第二公共节点和所述第三公共节点固定为第二电平；第三偏压施加电路，其用于根据所述反相信号而将所述穿通线固定为所述第二电平；第二导通控制电路，其用于根据所述测试信号而控制所述第一输入控制信号以使所述第三晶体管导通；以及第三导通控制电路，其用于根据所述测试信号而控制所述第二输入控制信号以使所述第五晶体管导通。8.根据权利要求6的半导体器件，其中，所述第一晶体管、所述第三晶体管和所述第五晶体管是PMOS晶体管，以及其中所述第二晶体管、所述第四晶体管和所述第六晶体管是NMOS晶体管。9.一种半导体器件，包括：第一上拉晶体管和第一下拉晶体管，其通过第一公共节点耦接至穿通线并根据输出控制信号而接收从第一全局线或第二全局线传送来的驱动控制信号以驱动所述第一公共节点；第二上拉晶体管和第二下拉晶体管，其通过第二公共节点耦接至所述第一全局线并根据第一输入控制信号而接收经由所述穿通线传送来的信号以驱动所述第二公共节点；第三上拉晶体管和第三下拉晶体管，其通过第三公共节点耦接至所述第二全局线并根据第二输入控制信号而接收经由所述穿通线传送来的信号以驱动所述第三...

【专利技术属性】
技术研发人员：洪尹起，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：