一种finfet的制造方法技术

本发明专利技术涉及finfet技术领域,公开了一种finfet的制造方法，在实际使用时，本发明专利技术在衬底上制作完栅极多晶硅层以及使用清洗溶液清洗衬底的表面后，对栅极多晶硅层与Fin的接触拐角处进行蚀刻，降低栅极多晶硅层与Fin的接触拐角，进而避免栅极多晶硅层与Fin的接触拐角过大而导致制作完的finfet的栅极与Fin的接触拐角过大；又或者当去除掉衬底上的栅极多晶硅层后，通过先在栅极多晶硅层处制造一层填充层，然后再制作高介电层和栅极金属，可以降低finfet的栅极与Fin的接触拐角，进而避免finfet的栅极与Fin的接触拐角过大而影响finfet的交流性能，提高finfet的良品率。提高finfet的良品率。提高finfet的良品率。

【技术实现步骤摘要】
一种finfet的制造方法


[0001]本专利技术涉及finfet
，具体涉及一种finfet的制造方法。

技术介绍

[0002]在MOS管的发展历程中，MOS管的尺寸即沟道长度在不断的向缩小方向发展。沟道长度的缩小使得电子在漏极与源极之间的传输时间缩短，晶体管的开关速度也就越快，CPU的时钟频率也相应的增加，单个晶体管的功耗也会降低。这些都有利于计算机计算性能的提高。另外晶体管尺寸缩小，同等硅片面积上可以集成更多晶体管，集成度提高意味着芯片功能的增多，同时成本会进一步降低。然而当平面型MOS管的沟道长度缩小到与源、漏区的耗尽区宽度即结深相比拟时，阈值电压的值随沟道长度的缩小而降低，进而会产生更多的漏电流，功耗增大，此时平面型MOS管已不能满足实际发展需要。
[0003]为了能进一步减小MOS管的长度，胡正明教授设计了finfet即鳍式晶体管，通过将栅极三面环绕在沟道上，增强了沟道的电流控制能力。目前大多通过SAQP工艺或者SADP工艺在衬底上制作Fin，然后在Fin上制作栅极。
[0004]如图1
‑
3所示，在现有finfet的栅极的制作流程中，当在衬底上制作完多晶硅栅后，进行多晶硅栅蚀刻，将衬底上的多余的多晶硅栅去除，然后进行清洗，接着在衬底上剩余的多晶硅栅即设计栅极位置处的多晶硅栅外围生长一层薄膜，然后再依次将设计栅极位置处的多晶硅栅和栅极氧化层去除，最后在设计栅极位置处依次进行HfO2填充和栅极金属制作，从而制作栅极。然而从图1中可以发现，栅极位置处的多晶硅栅在靠近Fin时存在拐角，拐角会随着Fin的尺寸缩小益显严重，影响finfet的性能，例如降低finfet的交流性能，又或者直接造成nFETSiP missing，其中nFETSiP missing是指finfet的源极和漏极区生长原位掺磷硅外延后如果生长的薄膜不能完全覆盖栅极位置处的多晶硅栅，那么后续的SCI制程中，清洗溶液会刻蚀finfet的源极和漏极区生长的原位掺磷硅外延，使finfet的良品率下降。

技术实现思路

[0005]鉴于
技术介绍
的不足，本专利技术是提供了一种finfet的制造方法，来解决
技术介绍
中现有finfet制作流程中存在的不足。
[0006]为解决以上技术问题，本专利技术提供了如下技术方案：一种finfet的制造方法，包括如下步骤：S1：在衬底上制作Fin；S2：在衬底上制作覆盖Fin表面的氧化层，在氧化层上制作多晶硅栅层；S3：蚀刻所述多晶硅栅层，制作栅极多晶硅层；S4：使用清洗溶液对衬底和Fin的表面进行清洗；S5：先对所述栅极多晶硅层和Fin的接触拐角进行蚀刻，然后在蚀刻后的栅极多晶硅层的表面生长一层薄膜；或者直接在所述栅极多晶硅层的表面生长一层薄膜；
S6：依次蚀刻掉所述栅极多晶硅层以及栅极多晶硅层下方的氧化层；S7：当步骤S5中先对所述栅极多晶硅层和Fin的接触拐角进行蚀刻、然后在蚀刻后的栅极多晶硅层的表面生长一层薄膜时，在栅极多晶硅层处依次制作高介电层和栅极金属；当步骤S5中直接在所述栅极多晶硅层的表面生长一层薄膜时，在所述栅极多晶硅层处依次制作填充层、高介电层和栅极金属。
[0007]在某种实施方式中，所述衬底是硅衬底或者SOI衬底。
[0008]在某种实施方式中，步骤S4中依次使用CR溶液、DHF溶液、SC1溶液和SC2溶液清洗衬底和Fin表面的颗粒。
[0009]在某种实施方式中，步骤S5中使用HF溶液和臭氧对栅极位置处的多晶硅栅与Fin的接触拐角处的多晶硅栅进行蚀刻。
[0010]在某种实施方式中，HF溶液中，HF的浓度范围为20%～80%，臭氧的浓度范围为30～80ppm。
[0011]在某种实施方式中，步骤S5中，栅极多晶硅层与Fin的接触拐角处的多晶硅栅的蚀刻厚度在2～25A之间。
[0012]在某种实施方式中，步骤S3包括以下步骤：S30：在多晶硅栅层的表面涂抹一层光刻胶；S31：对多晶硅栅层上的栅极多晶硅层之外的多晶硅栅层进行曝光处理；S32：蚀刻步骤S2中曝光过的多晶硅栅层，剩余的多晶硅栅层为栅极多晶硅层。
[0013]在某种实施方式中，在步骤S7中，当步骤S5中直接在所述栅极多晶硅层的表面生长一层薄膜时，使用ALD工艺在栅极多晶硅层处制作SiN层作为填充层，然后再依次制作高介电层和栅极金属。
[0014]在某种实施方式中，步骤S7中制作SiN层的步骤如下：S70A1：在栅极多晶硅层处制作第一厚度的SiN层后，使用等离子气体处理SiN层的表面；S71A2：将所述SiN层的厚度刻蚀至第二厚度，所述第二厚度小于第一厚度。
[0015]在某种实施方式中，步骤S7中制作SiN层的步骤如下：S70B1：在栅极多晶硅层处制作第三厚度的SiN层后，使用等离子气体处理SiN层的表面；S70B2：将SiN层的厚度蚀刻掉第四厚度；S70B3：重复执行步骤S70B1和S70B2，直至SiN层的厚度为目标厚度。
[0016]本专利技术与现有技术相比所具有的有益效果是：本专利技术在衬底上制作完栅极多晶硅层以及使用清洗溶液清洗衬底的表面后，对栅极多晶硅层与Fin的接触拐角处进行蚀刻，降低栅极多晶硅层与Fin的接触拐角，进而避免栅极多晶硅层与Fin的接触拐角过大而导致制作完的finfet的栅极与Fin的接触拐角过大，确保finfet的交流性能，提高finfet的良品率。
[0017]又或者当去除掉衬底上的栅极多晶硅层后，通过先在栅极多晶硅层处制造一层填充层，然后再制作高介电层和栅极金属，可以降低finfet的栅极与Fin的接触拐角，进而避免finfet的栅极与Fin的接触拐角过大而影响finfet的交流性能，提高finfet的良品率。
附图说明
[0018]图1为现有finfet制作工艺制作出的finfet的俯视图；图2为现有finfet制作工艺的流程图；图3为现有finfet制作工艺对应的finfet的示意图；图4为实施例一中的finfet的制作制造方法的流程图；图5为实施例一中的finfet的制作制造方法对应的finfet的示意图；图6为实施例二中的finfet的制作制造方法的流程图；图7为实施例二中的finfet的制作制造方法对应的finfet的示意图。
具体实施方式
[0019]本申请的说明性实施例包括但不限于一种Finfet的制造方法。
[0020]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0021]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种finfet的制造方法，其特征在于，包括如下步骤：S1：在衬底上制作Fin;S2：在衬底上制作覆盖Fin表面的氧化层，在氧化层上制作多晶硅栅层；S3：蚀刻所述多晶硅栅层，制作栅极多晶硅层；S4：使用清洗溶液对衬底和Fin的表面进行清洗；S5：先对所述栅极多晶硅层和Fin的接触拐角进行蚀刻，然后在蚀刻后的栅极多晶硅层的表面生长一层薄膜；或者直接在所述栅极多晶硅层的表面生长一层薄膜；S6：依次蚀刻掉所述栅极多晶硅层以及栅极多晶硅层下方的氧化层；S7：当步骤S5中先对所述栅极多晶硅层和Fin的接触拐角进行蚀刻、然后在蚀刻后的栅极多晶硅层的表面生长一层薄膜时，在栅极多晶硅层处依次制作高介电层和栅极金属；当步骤S5中直接在所述栅极多晶硅层的表面生长一层薄膜时，在所述栅极多晶硅层处依次制作填充层、高介电层和栅极金属。2.根据权利要求1所述的一种finfet的制造方法，其特征在于，所述衬底是硅衬底或者SOI衬底。3.根据权利要求1所述的一种finfet的制造方法，其特征在于，步骤S4中依次使用CR溶液、DHF溶液、SC1溶液和SC2溶液清洗衬底和Fin表面的颗粒。4.根据权利要求1所述的一种finfet的制造方法，其特征在于，步骤S5中使用HF溶液和臭氧对栅极位置处的多晶硅栅与Fin的接触拐角处的多晶硅栅进行蚀刻。5.根据权利要求4所述的一种finfet的制造方法，其特征在于，HF溶液中，HF的浓度范围为20%～80%，臭氧的浓度范围为3...

【专利技术属性】
技术研发人员：黄国泰，叶甜春，朱纪军，李彬鸿，罗军，赵杰，
申请(专利权)人：澳芯集成电路技术广东有限公司，
类型：发明
国别省市：