【技术实现步骤摘要】
一种集成MOSFET器件及制备方法
[0001]本专利技术涉及半导体功率器件
，更具体的涉及一种集成MOSFET 器件及制备方法。
技术介绍
[0002]对于功率器件MOSFE(英文为：Metal
‑
Oxide
‑
Semiconductor Field
‑
EffectTransistor，中文为：金属氧化物半导体场效晶体管)器件，目前一些应用领域 中为了追求更低的内阻，主要通过减小各个关键尺寸的宽度来增加器件原胞密 度来实现，但器件关键尺寸的减小势必压缩栅氧化层的厚度，从而降低器件栅 极的抗静电和抗冲击能力。
技术实现思路
[0003]本专利技术实施例提供一种集成MOSFET器件及制备方法，能够有效的增强 栅极的抗静电和抗冲击能力，通过ESD多晶硅层作为掩膜版阻挡P型体区在 外围的注入达到器件耐压的目的，且在Rg区域内形成可调节电阻区，可完善 器件的功能。
[0004]本专利技术实施例提供一种集成MOSFET器件，包括：
[0005]...
【技术保护点】
【技术特征摘要】
1.一种集成MOSFET器件，其特征在于，包括：非掺杂多晶硅层，其位于第一导电类型漂移层的上方，其通过离子注入形成第一层第二导电类型体区；有源区沟槽，其位于MOSFET区域，其两侧设置第二层第二导电类型体区，位于有源区沟槽一侧的第二层第二导电类型体区上层设置第二层第一导电类型源区；ESD区域，其位于所述MOSFET区域和Rg区域之间；第一层第一导电类型源区，其位于所述ESD区域的第一层第二导电类型体区内；可调节电阻区，其位于Rg区域内的第一层第二导电类型体区的上层。2.如权利要求1所述的器件，其特征在于，还包括：N型重掺杂多晶硅层和栅氧化层；所述有源区沟槽内和所述第一导电类型漂移层的上方设置所述栅氧化层；所述有源区沟槽内设置所述N型重掺杂多晶硅层，且位于所述有源区沟槽内的所述N型重掺杂多晶硅层的上表面与位于有源区沟槽的顶部两侧的栅极氧化层的上表面具有相同的高度。3.如权利要求1所述的器件，其特征在于，还包括氮氧化硅层和第一隔离氧化层；所述氮氧化硅层和第一隔离氧化层依次设置在所述栅氧化层上方，所述第一隔离氧化层的上表面与所述第一层第二导电类型体区的下表面相接触；位于所述MOSFET区域的氮氧化硅层、第一隔离氧化层和第一层第二导电类型体区具有相同的宽度；位于所述ESD区域的氮氧化硅层、第一隔离氧化层和第一层第二导电类型体区具有相同的宽度；所述Rg区域的氮氧化硅层、第一隔离氧化层和第一层第二导电类型体区具有相同的宽度；位于所述ESD区域的第一层第二导电类型体区与所述位于所述MOSFET区域第一层第二导电类型体区和位于所述Rg区域的第一层第二导电类型体区之间存在间隙。4.如权利要求3所述的器件，其特征在于，还包括第一层第二导电类型体区；位于所述MOSFET区域的第一层第二导电类型体区在垂直方向上的投影与位于所述MOSFET区域内的第二层第二导电类型体区不重合；所述有源区沟槽一侧的第二层第一导电类型源区上和所述有源区之间的第二层第二导电类型体区上均设置有接触孔，通过所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成源极区金属层。5.如权利要求3所述的器件，其特征在于，位于所述ESD区域内的第一层第二导电类型体区在垂直方向上的投影与位于所述MOSFET区域内的第二层第二导电类型体区不重合；位于Rg区域内第一层第二导电类型体区在垂直方向上的投影与位于Rg区域内的第二层第二导电类型体区不重合；位于所述第一层第一导电体类型体区两个所述第一层第一导电类型源区不接触，且每个所述第一层第一导电类型源区上均设置一个接触孔；位于所述Rg区域内所述可调节电阻区上设置两个接触孔；靠近所述MOSFET区域的所述ESD区域内的一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成栅极区金属层；靠近所述Rg区域的所述ESD区域内的另一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，靠近所述ESD区域内的所述Rg区域的一个所述接触孔与设置在第二隔离氧
化层上的金属层相接触，形成Rg区
‑‑
ESD区连接金属层；位于所述Rg区域的另一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成栅极多晶硅
‑‑
Rg区连接金属层。6.一种集成MOSFET器件的制备方法，其特征在于，包括：通过离子注入方式，将第一导电类型漂移层上方的非掺杂多晶硅层形成第一层第二导电类型体区；将所述第一导电类型漂移层划分为MOSFET区域、ESD区域和Rg区域；通过离子注入在所述ESD区域内的所述第一层第...
【专利技术属性】
技术研发人员：完颜文娟，袁力鹏，苏毅，常虹，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。