本发明专利技术公开了一种低压低功耗的异步逐次逼近式模数转换器装置，包括异步逐次逼近式模数转换器和输出缓冲电路，所述异步逐次逼近式模数转换器与输出缓冲电路连接，其特征在于，所述异步逐次逼近式模数转换器包括采样保持电路、N比特电容阵列、异步动态比较器、异步SAR逻辑，所述采样保持电路和N比特电容阵列相连并与异步动态比较器连接，所述异步动态比较器与异步SAR逻辑连接。本发明专利技术是一种具有中低速、中高精度和低功耗的模数转换器。本发明专利技术作为一种低压低功耗的异步逐次逼近式模数转换器装置，可广泛应用于数模混合集成电路设计领域。可广泛应用于数模混合集成电路设计领域。可广泛应用于数模混合集成电路设计领域。
【技术实现步骤摘要】
一种低压低功耗的异步逐次逼近式模数转换器装置
[0001]本专利技术涉数模混合集成电路设计领域，尤其涉及一种低压低功耗的异步逐次逼近式模数转换器装置。
技术介绍
[0002]在如今信息化的时代，各种各样的信号以不同形式存在于我们的生活中，而蕴含特定数据的信号可表示现实物理世界中的任何信息，如音频、图像等。从形式来看，信号可以分为：模拟信号和数字信号。在自然界中，大多数信号都是模拟信号，其特点是信号的幅值随时间连续变化的；而数字信号是离散的，例如在电子产品中，传递与处理的信号大多是二进制数，即“0”或“1”。由此可见，模拟信号与数字信号并“非无缝衔接”的，为了使模拟信号转递到数字信号处理系统中，一种名为模数转换器(ADC,Analog
‑
to
‑
DigitalConverter)的媒介便诞生了。如今科技日新月异和电子设备的广泛使用，模数转换器(ADC)起着至关重要的作用，同时各个国家在生物科技、医疗设备、航天领域等各个高新领域中激烈的竞争，逐渐提高了对模数转换器的性能要求。目前的模数转换器，在实现较高的精度的时候，很难做到低功耗，存在无法平衡速度、功耗和精度的问题。
技术实现思路
[0003]为了解决上述技术问题，本专利技术的目的是提供一种低压低功耗的异步逐次逼近式模数转换器装置，具有中低速(1k
‑
10MS/s采样率)、中高精度(8
‑
12bits分辨率)和低功耗的模数转换器。
[0004]本专利技术所采用的技术方案是：一种低压低功耗的异步逐次逼近式模数转换器装置，包括异步逐次逼近式模数转换器和输出缓冲电路，所述异步逐次逼近式模数转换器与输出缓冲电路连接，其特征在于，所述异步逐次逼近式模数转换器包括采样保持电路、N比特电容阵列、异步动态比较器、异步逐次逼近式(SAR)逻辑，所述采样保持电路和N比特电容阵列相连并与异步动态比较器连接，所述异步动态比较器与异步SAR逻辑连接。
[0005]优选地，还包括信号部分，所述信号部分包括差分输入信号、采样时钟、并转串电路的输入时钟和3路并转串电路输出信号。
[0006]优选地，所述采样保持电路采用双压型采样保持电路，所述异步逐次逼近式模数转换器的工作过程如下：
[0007]采样阶段开始，采样时钟为高电平，进行跟随采样，当低电平到达时，此时采样保持电路开关断开，采样阶段结束；
[0008]转换阶段开始，采样的信号传递给N比特电容阵列(CDAC)的电容进行保存，进行第一次比较，将比较结果传输至异步SAR逻辑，执行二进制搜索算法控制CDAC的开关，进行二分法的运算；
[0009]循环采样阶段和转换阶段，获得N比特的数据。
[0010]优选地，所述异步动态比较器包括环状振荡器的比较器、第一反相器、第二反相
generator，共模电平产生电路；Data register，数据寄存器；Shift register，移位寄存器。
具体实施方式
[0034]下面结合附图和具体实施例对本专利技术做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
[0035]本专利技术设计了一种中低速(1k
‑
10MS/s采样率)、中高精度(8
‑
12bit分辨率)和低功耗的ADC，提出了基于0.5V电源电压的二进制权重电容DAC、Vcm
‑
based电容开关切换和自适应调节功耗的动态比较器的异步逐次逼近式模数转换器。
[0036]参照图1，本专利技术提供了一种低压低功耗的异步逐次逼近式模数转换器装置，包括异步逐次逼近式模数转换器(Asunchronous SARADC)和输出缓冲电路(Buffer)，所述异步逐次逼近式模数转换器与输出缓冲电路连接，其特征在于，所述异步逐次逼近式模数转换器包括采样保持电路、N比特电容阵列、异步动态比较器、异步SAR逻辑，所述采样保持电路和N比特电容阵列相连并与异步动态比较器连接，所述异步动态比较器与异步SAR逻辑连接。
[0037]进一步作为本装置的优选实施例，还包括信号部分，所述信号部分包括差分输入信号、采样时钟、并转串电路的输入时钟和3路并转串电路输出信号。
[0038]具体地，采样时钟CLKs输入，首先一路分配给两个采样保持电路，将连续时间输入的差分信号转换为离散时间的差分信号，接着传递给比较器，使其对采样的输入信号和由内部CDAC产生的输出电压进行比较。另外一路采样时钟CLKs分配给异步SAR逻辑电路，控制其执行每个周期的分步转换：触发每个周期的二进制搜索算法转换。N位ADC需要N步来解析输入信号，转换为N比特的数据D<N:0>，最后经过并转串电路，将数据串行输出(DATA，CLK_out和V_pulse)。
[0039]进一步作为本方法的优选实施例，所述采样保持电路采用双压型采样保持电路，所述异步逐次逼近式模数转换器的工作过程如下：
[0040]采样阶段开始，采样时钟为高电平，进行跟随采样，当低电平到达时，此时采样保持电路开关断开，采样阶段结束；
[0041]转换阶段开始，采样的信号传递给N比特电容阵列CDAC的电容进行保存，进行第一次比较，将比较结果传输至SAR逻辑电路，执行二进制搜索算法控制CDAC的开关，进行二分法的运算；
[0042]循环采样阶段和转换阶段，获得N比特的数据。
[0043]具体地，异步逐次逼近式模数转换器的具体结构参照图2，其中由于电源电压为低压设计，为了使采样MOS管更好地导通，采用双升压型采样保持电路，其运行包括采样阶段和转换阶段两个阶段。
[0044]进一步作为本方法的优选实施例，所述异步动态比较器包括环状振荡器的比较器、第一反相器、第二反相器、异或门、第三反相器、第一电容、第四反相器、第二电容、第五反相器和第一NMOS管，所述环状振荡器的比较器分别与第一反相器、第二反相器和第五反相器连接，所述第一反相器和第二反相器分别与异或门连接，所述异或门、第三反相器和第
四反相器依次连接，所述第一电容、第三反相器和第四反相器相连，所述第二电容与第四反相器连接，所述第五反相器分别与状振荡器的比较器和第一NMOS管连接，所述第一NMOS管、异或门和第三反相器相连。
[0045]具体地，异步动态比较器的结构图参照图3。
[0046]进一步作为本装置优选实施例，所述环状振荡器的比较器由两个与非门和压控延时单元组成。
[0047]具体地，图4显示了环状振荡器的比较器COMP1的结构，它是由两个与非门NAND和压控延时单元Delay cell组成。当信号CLK_in处于低电平时，比较器处于静止状态；当信号CLK_in从低电平变为高电平时，触发比较器开始工作，此时会向振荡器注入了两条传播的上升沿边沿，并围绕着环形比较器移动，直到一个边沿超本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种低压低功耗的异步逐次逼近式模数转换器装置，包括异步逐次逼近式模数转换器和输出缓冲电路，所述异步逐次逼近式模数转换器与输出缓冲电路连接，其特征在于，所述异步逐次逼近式模数转换器包括采样保持电路、N比特电容阵列、异步动态比较器、异步逐次逼近式逻辑，所述采样保持电路和N比特电容阵列相连并与异步动态比较器连接，所述异步动态比较器与异步逐次逼近式逻辑连接。2.根据权利要求1所述一种低压低功耗的异步逐次逼近式模数转换器装置，其特征在于，还包括信号部分，所述信号部分包括差分输入信号、采样时钟、并转串电路的输入时钟和3路并转串电路输出信号。3.根据权利要求2所述一种低压低功耗的异步逐次逼近式模数转换器装置，其特征在于，所述采样保持电路采用双压型采样保持电路，所述异步逐次逼近式模数转换器的工作过程如下：采样阶段开始，采样时钟为高电平，进行跟随采样，当低电平到达时，此时采样保持电路开关断开，采样阶段结束；转换阶段开始，采样的信号传递给N比特电容阵列的电容进行保存，进行第一次比较，将比较结果传输至异步逐次逼近式逻辑，执行二进制搜索算法控制数模转换电容阵列的开关，进行二分法的运算；循环采样阶段和转换阶段，获得N比特的数据。4.根据权利要求3所述一种低压低功耗的异步逐次逼近式模数转换器装置，其特征在于，所述异步动态比较器包括环状振荡器的比较器、第一反相器、第二反相器、异或门、第三反相器、第一电容、第四反相器、第二电容、第五反相器和第一NMOS管，所述环状振荡器的比较器分别与第一反相器、第二反相器和第五反相器...
【专利技术属性】
技术研发人员：孟祥雨，杨海锋，
申请(专利权)人：中山大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。