一种基于STDP学习规则的低功耗非对称性可调突触电路制造技术

本发明专利技术请求保护一种基于STDP(Spiking

【技术实现步骤摘要】
一种基于STDP学习规则的低功耗非对称性可调突触电路


[0001]本专利技术属于集成电路设计领域，具体涉及一种基于STDP(Spike
‑
Timing
‑
Dependent
‑
Plasticity)学习规则的低功耗非对称性可调突触电路。

技术介绍

[0002]在神经网络结构中，大量不同神经元的轴突末梢可以到达同一个神经元的树突并形成大量突触。突触作为神经元之间的连接，可以调节神经网络结构中任意两个神经元之间的连接强度，突触的连接强度也称为突触权重，突触权重越大代表两个神经元之间的连接强度越强，反之突触权重越小代表连接强度越弱。大脑中的学习可以理解为突触连接强度随时间的变化过程，这种能力称为突触可塑性(Synaptic Plasticity)。对于突触可塑性的模拟，目前广泛采用的学习规则是脉冲时间依赖可塑性(Spike
‑
timing Dependent Plasticity,STDP)学习规则，突触权重将根据神经元发放脉冲的时间差改变，突触前后脉冲发放的相对时序将导致不同的突触变化过程，并且突触权重变化的结果可表示为突触前后脉冲时间差的函数，称为学习窗口(Learning Window)。
[0003]在构建脉冲神经网络的过程中，搭建一个简单、可复用的突触电路是至关重要的一步。对于突触电路的实现，目前存在有忆阻器，但忆阻器种类多，每一种忆阻器都需要不同的制作方法且具有不同的行为，对于突触电路的特性实现缺乏统一性。之前本专利技术人提出了一种根据STDP学习规则设计的结构简单的突触电路，但对于突触电路学习窗口的实现只体现了固定形状，为增加生物可行性以及电路的可扩展性，本专利技术在前专利技术的基础上改进了突触电路，使突触电路权重变化更稳定，并实现了突触电路的非对称性可调学习窗口。

技术实现思路

[0004]本专利技术旨在解决以上现有技术的问题。提出了一种将突触权重电荷存储在电容上，并基于STDP学习规则计算突触权重，且可实现非对称性可调的权重学习窗口的突触电路。本专利技术的技术方案如下：
[0005]一种基于STDP学习规则的低功耗非对称性可调突触电路，所述突触电路包括上下结构对称的两部分电路，即上半部分电路和下半部分电路，上下两部分电路均包括：控制开关、信号变化电路以及权重更新电路，控制开关用于接收连接突触电路的神经元电路输出的脉冲信号，信号变化电路用于将接收的脉冲信号转换成呈指数变化的模拟信号，权重更新电路用于在脉冲信号到来时将经信号变化电路转换后的电压信号转换成电流信号对电容C3进行充放电，从而将突触接收的突触后神经元与突触前神经元发射的脉冲时间差转换成突触权重的变化，其中上半部分电路的信号变化电路为信号衰减电路，下半部分电路的信号变化电路为信号增加电路，其中所述上半部分电路的信号衰减电路的输入端与PMOS管M1的漏极相连接，信号衰减电路与权重更新电路通过控制开关相连接；其中所述下半部分电路的信号增加电路的输入端与PMOS管M8相连接，信号增加电路与权重更新电路通过控制开关相连接；所述权重更新电路通过对电容C3进行充放电改变电容C3上存储的电荷，
从而改变突触权重电压值。
[0006]进一步的，所述上半部分电路包括：控制开关PMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电容C1；其中PMOS管M1的源极连接外部偏置电压V
AP
，漏极连接到NMOS管M2的漏极，栅极与突触前神经元发射的脉冲pre信号的反信号相连，NMOS管M2的栅极与外部偏置信号V
leakp
相连，NMOS管M2的源极与外部地线GND相连，电容C1的一端与外部地线GND相连，电容C1的另一端分别与PMOS管M1、NMOS管M2的漏极、控制开关的一端相连，控制开关的另一端与NMOS管M3的漏极相连，NMOS管M3的栅极与外部控制信号post的相反信号相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的漏极与NMOS管M4的栅极相连，NMOS管M4的漏极分别与PMOS管M5的漏极、PMOS管M5的栅极、PMOS管M6的栅极相连，NMOS管M4的源极与外部地线GND相连，PMOS管M5的源极和PMOS管M6的源极与外部电源VDD相连，PMOS管M6的漏极与PMOS管M7的源极相连。
[0007]进一步的，所述上半部分电路中控制开关由外部信号post控制、PMOS管M1充当开关由外部信号pre的相反信号控制、NMOS管M3和PMOS管M7也充当开关由外部信号post的相反信号控制，所述下半部分电路中控制开关由外部信号pre控制、NMOS管M9充当开关由外部信号post控制，PMOS管M10和PMOS管M14也充当开关由外部脉冲信号pre控制；其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号。
[0008]进一步的，所述上半部分电路的信号衰减电路由NMOS管M2和电容C1构成，当外部脉冲信号pre到来，PMOS管M1导通，电容C1充电至V
AP
，随着外部脉冲信号pre结束，电容C1通过NMOS管M2放电，电容C1两端电压呈指数性衰减；控制开关用于将电容C1两端衰减至外部脉冲信号post到来时的电压传输给NMOS管M4；NMOS管M4与由PMOS管M5和PMOS管M6组成的电流镜电路构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过由PMOS管M7充当的开关传输给电容C3，对电容C3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；NMOS管M3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，NMOS管M3将NMOS管M4的栅极电压拉低至GND，以避免没有信号控制时电路中存在的静态功耗。
[0009]进一步的，所述下半部分电路包括：控制开关PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、PMOS管M14、电容C2；其中PMOS管M8的源极连接外部电源VDD，PMOS管M8的栅极连接偏置电压V
leakn
，PMOS管M8的漏极连接NMOS管M9的漏极，NMOS管M9的栅极与突触后神经元发射的脉冲post信号相连，NMOS管M9的源极与外部偏置信号V
AN
相连，电容C2的一端与外部地线GND相连，电容C2的另一端分别与NMOS管M9的漏极、控制开关的一端相连，控制开关的另一端与PMOS管M10的漏极相连，PMOS管M10的栅极与外部控制信号pre的相反信号相连，PMOS管M10的源极与电源信号VDD相连，PMOS管M10的漏极连接到PMOS管M11的栅极，PMOS管M11的源极与电源信号VDD相连，PMOS管M11的漏极与NMOS管M12的栅极、NMOS管M12的漏极、NMOS管M13的栅极相连，NMOS管M12的源极和N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述突触电路包括上下结构对称的两部分电路，即上半部分电路和下半部分电路，上下两部分电路均包括：控制开关、信号变化电路以及权重更新电路，控制开关用于接收连接突触电路的神经元电路输出的脉冲信号，信号变化电路用于将接收的脉冲信号转换成呈指数变化的模拟信号，权重更新电路用于在脉冲信号到来时将经信号变化电路转换后的电压信号转换成电流信号对电容C3进行充放电，从而将突触接收的突触后神经元与突触前神经元发射的脉冲时间差转换成突触权重的变化，其中上半部分电路的信号变化电路为信号衰减电路，下半部分电路的信号变化电路为信号增加电路，其中所述上半部分电路的信号衰减电路的输入端与PMOS管M1的漏极相连接，信号衰减电路与权重更新电路通过控制开关相连接；其中所述下半部分电路的信号增加电路的输入端与PMOS管M8相连接，信号增加电路与权重更新电路通过控制开关相连接；所述权重更新电路通过对电容C3进行充放电改变电容C3上存储的电荷，从而改变突触权重电压值。2.根据权利要求1所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路包括：控制开关PMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电容C1；其中PMOS管M1的源极连接外部偏置电压V
AP
，漏极连接到NMOS管M2的漏极，栅极与突触前神经元发射的脉冲pre信号的反信号相连，NMOS管M2的栅极与外部偏置信号V
leakp
相连，NMOS管M2的源极与外部地线GND相连，电容C1的一端与外部地线GND相连，电容C1的另一端分别与PMOS管M1、NMOS管M2的漏极、控制开关的一端相连，控制开关的另一端与NMOS管M3的漏极相连，NMOS管M3的栅极与外部控制信号post的相反信号相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的漏极与NMOS管M4的栅极相连，NMOS管M4的漏极分别与PMOS管M5的漏极、PMOS管M5的栅极、PMOS管M6的栅极相连，NMOS管M4的源极与外部地线GND相连，PMOS管M5的源极和PMOS管M6的源极与外部电源VDD相连，PMOS管M6的漏极与PMOS管M7的源极相连。3.根据权利要求2所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路中控制开关由外部信号post控制、PMOS管M1充当开关由外部信号pre的相反信号控制、NMOS管M3和PMOS管M7也充当开关由外部信号post的相反信号控制，所述下半部分电路中控制开关由外部信号pre控制、NMOS管M9充当开关由外部信号post控制，PMOS管M10和PMOS管M14也充当开关由外部脉冲信号pre控制；其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号。4.根据权利要求2或3所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路的信号衰减电路由NMOS管M2和电容C1构成，当外部脉冲信号pre到来，PMOS管M1导通，电容C1充电至V
AP
，随着外部脉冲信号pre结束，电容C1通过NMOS管M2放电，电容C1两端电压呈指数性衰减；控制开关用于将电容C1两端衰减至外部脉冲信号post到来时的电压传输给NMOS管M4；NMOS管M4与由PMOS管M5和PMOS管M6组成的电流镜电路构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过由PMOS管M7充当的开关传输给电容C3，对电容C3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；NMOS管M3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，NMOS管M3将NMOS管M4的栅极
电压拉低至GND，以避免没有信号控制时电路中存在的静态功耗。5.根据权利要求4所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述下半部分电路包括：控制开关PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、PMOS管M14、电容C2；其中PMOS管M8的源极连接外部电源VDD，PMOS管M8的栅极连接偏置电压V
leakn
，PMOS管M8的漏极连接NMOS管M9的漏极，...

【专利技术属性】
技术研发人员：王巍，张珊，张定冬，赵汝法，刘博文，熊德宇，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：