本公开提供了一种存储单元，包括：堆叠层，层叠于衬底上，包括：贯穿堆叠层及部分衬底的多个沟道孔；其中，形成多个沟道孔后的堆叠层中至少一层第二叠层材料层被刻蚀形成环状限制结构；栅极介质层，位于被刻蚀形成环状限制结构后的多个沟道孔的表面上；沟道层，位于栅极介质层的表面上；阻变层，位于与环状限制结构对应的沟道层的表面上；其中，控制施加于至少一层第二叠层材料层的门栅电压和与沟道层连接的位线脉冲信号，改变阻变层的阻值态，实现该存储单元对阻变层的读取、写入或擦除操作。本公开还提供了一种存储单元的制备方法、三维存储器及其操作方法。三维存储器及其操作方法。三维存储器及其操作方法。
【技术实现步骤摘要】
存储单元及其制备方法、三维存储器及其操作方法
[0001]本公开涉及三维存储器
，具体涉及一种存储单元及其制备方法、三维存储器及其操作方法。
技术介绍
[0002]随着三维存储器堆叠层的不断堆叠，例如从32层到64层到256层，三维存储器的字线间距也不断缩小，例如从25nm缩小到17nm。传统的基于全环绕栅极(gate all round)构型的电荷俘获型和/或浮栅型三维存储器的持续堆叠将会面临两个物理极限：(1)、传统的三维存储器使用P型或非掺杂多品半导体(如，多晶硅)沟道，随着沟道长度不断加长，沟道电流会不断减小，直到低于驱动的读取电流下限而导致读取失效；(2)、字线(WL)间隔不断缩小会导致字线耦合不断增强，直到相邻WL互相干扰导致电荷俘获单元或浮栅单元操作失效。
[0003]三维存储器的纵向堆叠能力又不断延展，例如512层、1024层等需求，而WL间隔不断缩小是不可回避的工艺需求。沟道材料变成高导通的N型多晶半导体可以极大的增加沟道电流强度，扩展三维存储器的纵向延展性。但N型沟道导致有效阈值区间(Vth window)过小，不适用于传统三维存储器。由沟道电流或电势差控制的阻变型存储单元可以摆脱WL耦合效应，且WL只用于单元选择，WL电压降低进一步减小WL间击穿的风险。但薄膜型阻变型存储单元目前无法实现多数位(2bit or 3bit or 4bit per cell)存储技术。
技术实现思路
[0004]鉴于上述问题，本公开提供了一种存储单元及制备方法、三维存储器及操作方法，通过在存储单元中设置限制结构，以解决上述技术问题。
[0005]本公开的第一个方面提供了一种存储单元，包括：堆叠层，层叠于衬底上，包括：贯穿堆叠层及部分衬底的多个沟道孔；其中，形成多个沟道孔后的堆叠层中至少一层第二叠层材料层被刻蚀形成环状限制结构；栅极介质层，位于被刻蚀形成环状限制结构后的多个沟道孔的表面上；沟道层，位于栅极介质层的表面上；阻变层，位于与环状限制结构对应的沟道层的表面上；其中，控制施加于至少一层第二叠层材料层的门栅电压和与沟道层连接的位线脉冲信号，改变阻变层的阻值态，实现该存储单元对阻变层的读取、写入或擦除操作。
[0006]进一步地，堆叠层包括多个叠层对，每个叠层对包括第一叠层材料层和第二叠层材料层，其中，第一叠层材料层和第二叠层材料层依次叠层在衬底上。
[0007]进一步地，第一叠层材料层为绝缘体层，第二叠层材料层为金属介电层，该金属介电层为字线层。
[0008]进一步地，第二叠层材料层的层数与存储单元的层数呈正相关。
[0009]进一步地，阻变层由阻变材料或相变材料构成。
[0010]进一步地，贯穿堆叠层及部分衬底的多个沟道孔形成的阵列共源极。
[0011]进一步地，沟道层为N型半导体沟道层，衬底为N型衬底。
[0012]进一步地，沟道层为N型多晶或单晶半导体沟道层。
[0013]进一步地，该存储单元还包括：绝缘体材料层，分别位于多个沟道孔未设置材料层的内部。
[0014]进一步地，存储单元配置为：对三维单元进行数据读取操作时，电流从存储单元的漏极层流向衬底。
[0015]进一步地，存储单元配置为：对存储单元进行数据读取操作时，对漏极层施加偏置电压，将衬底接地；对未被选中的存储单元的栅极层接地，对被选中的存储单元的栅极层施加负门栅电压；感测被选中的存储单元的阻变层的阻值态，以判断存储单元的数据状态。
[0016]进一步地，存储单元配置为：对存储单元进行数据写入操作时，将未被选中的存储单元的栅极层接地，对被选中的存储单元的栅极层施加负门栅电压；将衬底接地；对存储单元的漏极层施加写入脉冲，写入脉冲足以使存储单元发生隧穿效应，使存储单元中存储有电子。
[0017]进一步地，存储单元配置为：对存储单元进行擦除操作时，将存储单元的漏极层浮置或接地，对存储单元的漏极层施加擦除脉冲，擦除脉冲足以使三维存储器发生隧穿效应。
[0018]本公开的第二个方面提供了一种存储单元的制备方法，包括：在衬底上形成堆叠层；在堆叠层和部分衬底上制作多个沟道孔，并将形成多个沟道孔后的堆叠层中至少一层牺牲层被刻蚀形成环状限制结构；在被刻蚀形成环状限制结构后的每个沟道孔的表面上依次形成栅极介质层、沟道层及阻变层；在每个沟道孔内未设置材料层的内部填充绝缘体材料层；在沟道层中部分顶部形成位线引出端；刻蚀堆叠层中的牺牲层并替换形成第二叠层材料层；其中，控制施加于至少一层第二叠层材料层的门栅电压和与沟道层连接的位线脉冲信号，改变阻变层的阻值态，实现该存储单元对阻变层的读取、写入或擦除操作。
[0019]本公开的第三个方面提供了一种三维存储器，包括：如本公开第一个方面所示的存储单元。
[0020]本公开的第三个方面提供了一种三维存储器的操作方法，包括：控制施加于三维存储器中部分存储单元的衬底、漏极层及栅极层的电压偏置，对三维存储器中的部分存储单元分别进行数据写入、读取及擦除操作。
[0021]进一步地，对三维存储器中的部分存储单元进行数据读取操作，包括：触发数据读取程序；对被选中的存储单元的栅极层施加负门栅电压，以使其对应的沟道关闭；将未被选中的存储单元的栅极层及衬底接地；对存储单元的漏极层施加偏置电压；感测被选中的存储单元的阻变层的阻值态，以判断存储单元的数据状态。
[0022]进一步地，对三维存储器中的部分存储单元进行数据写入操作，包括：触发数据写入程序；对未被选中的存储单元的栅极层接地，对被选中的存储单元的栅极层施加负门栅电压；将衬底接地；对存储单元的漏极层施加写入脉冲，写入脉冲足以使存储单元发生隧穿效应，以使存储单元中存储有电子。
[0023]进一步地，对三维存储器中的部分存储单元进行数据擦除操作，包括：触发数据擦除程序；对未被选中的存储单元的栅极层接地，对被选中的存储单元的栅极层施加负门栅电压；对存储单元的漏极层施加擦除脉冲，擦除脉冲足以使三维存储器发生隧穿效应。
[0024]本公开相比现有技术至少具备以下有益效果：
[0025](1)、本公开提供的一种存储单元，采用N型半导体沟道，通过字线负压关断相对应的沟道实现存储单元的选择。
[0026](2)、通过在沟道孔内部形成环状限制结构，以使阻变层沉积后形成阻变环结构，通过读取沟道电流即可实现相应的阻变环阻值态的读取。
[0027](3)、在阻变环结构中，借助骤降脉冲实现多数位存储写入，以及支持页写入。
[0028](4)、在阻变环结构中，借助缓降脉冲实现擦除操作，以及支持区域擦除。
附图说明
[0029]为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：
[0030]图1示意性示出了根据本公开一实施例的存储单元的剖面的部分结构示意图；
[0031]图2意性示出了根据本公开另实施例的存储单元的剖面的部分结构示意图；
[0032]图3意性示出了根据图1的存储单元的进本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储单元，其特征在于，包括：堆叠层，层叠于衬底上，包括：贯穿所述堆叠层及部分所述衬底的多个沟道孔；其中，形成所述多个沟道孔后的所述堆叠层中至少一层第二叠层材料层被刻蚀形成环状限制结构；栅极介质层，位于被刻蚀形成所述环状限制结构后的所述多个沟道孔的表面上；沟道层，位于所述栅极介质层的表面上；阻变层，位于与所述环状限制结构对应的所述沟道层的表面上；其中，控制施加于所述至少一层第二叠层材料层的门栅电压和与所述沟道层连接的位线脉冲信号，改变所述阻变层的阻值态，实现该存储单元对所述阻变层的读取、写入或擦除操作。2.根据权利要求1所述的存储单元，其特征在于，所述堆叠层包括多个叠层对，每个叠层对包括第一叠层材料层和第二叠层材料层，其中，所述第一叠层材料层和所述第二叠层材料层依次叠层在所述衬底上。3.根据权利要求2所述的存储单元，其特征在于，所述第一叠层材料层为绝缘体层，所述第二叠层材料层为金属介电层，该金属介电层为字线层。4.根据权利要求1所述的存储单元，其特征在于，所述第二叠层材料层的层数与所述存储单元的层数呈正相关。5.根据权利要求1所述的存储单元，其特征在于，所述阻变层由阻变材料或相变材料构成。6.根据权利要求1所述的存储单元，其特征在于，贯穿所述堆叠层及部分所述衬底的多个沟道孔形成的阵列共源极。7.根据权利要求1所述的存储单元，其特征在于，所述沟道层为N型半导体沟道层，所述衬底为N型衬底。8.根据权利要求7所述的存储单元，其特征在于，所述沟道层为N型多晶或单晶半导体沟道层。9.根据权利要求1所述的存储单元，其特征在于，还包括：绝缘体材料层，分别位于所述多个沟道孔未设置材料层的内部。10.根据权利要求1所述的存储单元，其特征在于，所述存储单元配置为：对所述三维单元进行数据读取操作时，电流从所述存储单元的漏极层流向所述衬底。11.根据权利要求10所述的存储单元，其特征在于，所述存储单元配置为：对所述存储单元进行数据读取操作时，对所述漏极层施加偏置电压，将所述衬底接地；对未被选中的存储单元的所述栅极层接地，对被选中的存储单元的所述栅极层施加负门栅电压；感测被选中的存储单元的所述阻变层的阻值态，以判断所述存储单元的数据状态。12.根据权利要求1所述的存储单元，其特征在于，所述存储单元配置为：对所述存储单元进行数据写入操作时，将未被选中的存储单元的所述栅极层接地，对被选中的存储单元的所述栅极层施加负门栅电压；将所述衬底接地；对所述存储单元的漏极层施加写入脉冲，所述写入脉冲足以使所述存储...
【专利技术属性】
技术研发人员：张刚，李春龙，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。