【技术实现步骤摘要】
【国外来华专利技术】具有不对称切割布局的自对准栅极隔离
技术介绍
[0001]本专利技术涉及半导体，更具体地，涉及用于形成半导体结构的技术。半导体和集成电路芯片在许多产品中已经变得普遍存在，特别是当它们在成本和尺寸上持续降低时。持续需要减小结构特征的尺寸和/或对于给定芯片尺寸提供更大量的结构特征。通常，小型化允许以较低功率水平和较低的成本来提高性能。目前的技术处于或接近某些微型器件的原子级尺度，例如逻辑门、场效应晶体管(FET)和电容器。
技术实现思路
[0002]本专利技术的实施例提供了用于形成具有对称和不对称切割布局的自对准栅极隔离结构的技术。
[0003]在一个实施例中，形成半导体结构的方法包括在衬底的顶表面之上形成多个鳍状物，在衬底的顶表面之上形成围绕多个鳍状物的浅沟槽隔离区域，以及在多个鳍状物之上形成沟道材料的多个纳米片堆叠体，多个纳米片堆叠体为一个或多个纳米片场效应晶体管提供沟道。该方法还包括在形成于多个鳍状物中的第一鳍状物之上的多个纳米片堆叠体中的第一纳米片堆叠体的侧壁和顶表面的至少一部分之上形成沟道保护衬垫，该沟道保护衬垫进一步形...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种形成半导体结构的方法，包括：在衬底的顶表面之上形成多个鳍状物；在所述衬底的所述顶表面之上形成围绕所述多个鳍状物的浅沟槽隔离区域；在所述多个鳍状物之上形成沟道材料的多个纳米片堆叠体，所述多个纳米片堆叠体为一个或多个纳米片场效应晶体管提供沟道；在形成于所述多个鳍状物中的第一鳍状物之上的所述多个纳米片堆叠体中的第一纳米片堆叠体的侧壁和顶表面的至少一部分之上形成沟道保护衬垫，所述沟道保护衬垫进一步形成在从所述第一纳米片堆叠体的侧壁的部分朝向形成于所述多个鳍状物中的第二鳍状物之上的所述多个纳米片堆叠体中的第二纳米片堆叠体延伸的所述浅沟槽隔离区域的一部分之上；形成多个栅极堆叠体，所述多个栅极堆叠体围绕所述多个纳米片堆叠体的被所述沟道保护衬垫暴露的部分；在所述沟道保护衬垫之上形成至少一个不对称自对准栅极隔离结构；以及在所述浅沟槽隔离区域的在所述多个鳍状物中的第三鳍状物与所述多个鳍状物中的第四鳍状物之间的部分之上形成至少一个对称自对准栅极隔离结构。2.根据权利要求1所述的方法，其中，形成在所述沟道保护衬垫之上的所述不对称自对准栅极隔离结构包括：第一部分，围绕所述第一纳米片堆叠体的侧壁、邻近所述沟道保护衬垫形成；以及第二部分，围绕所述第一纳米片堆叠体的顶表面的部分、形成在所述沟道保护衬垫的顶表面之上。3.根据权利要求1所述的方法，其中，所述第一纳米片堆叠体和所述第二纳米片堆叠体为至少一个静态随机存取存储器器件结构的纳米片场效应晶体管提供纳米片沟道。4.根据权利要求3所述的方法，其中，所述第一纳米片堆叠体为p型纳米片场效应晶体管提供纳米片沟道，并且所述第二纳米片堆叠体为n型纳米片场效应晶体管提供纳米片沟道。5.根据权利要求3所述的方法，其中，在所述第三鳍状物之上形成的所述多个纳米片堆叠体中的第三纳米片堆叠体和在所述第四鳍状物之上形成的所述多个纳米片堆叠体中的第四纳米片堆叠体为一个或多个逻辑器件结构的纳米片场效应晶体管提供纳米片沟道。6.如权利要求1所述的方法，其中形成所述沟道保护衬垫包括：形成围绕所述多个纳米片堆叠体并且在所述多个鳍状物之间的所述浅沟槽隔离区域之上的所述沟道保护衬垫；在所述沟道保护衬垫之上形成伪栅极结构；在所述伪栅极结构之上图案化栅极硬掩模；以及移除所述图案化栅极硬掩模所暴露的部分伪栅极结构。7.如权利要求6所述的方法，其中形成所述沟道保护衬垫进一步包括：在通过去除所述伪栅极结构而形成的空间中形成源极/漏极区；以及去除所述伪栅极结构的剩余部分。8.如权利要求7所述的方法，其中形成所述沟道保护衬垫进一步包括：在围绕第一纳米片堆叠体的侧壁和顶表面的部分以及从所述第一纳米片堆叠体的侧
壁的部分朝向所述第二纳米片堆叠体延伸的浅沟槽隔离区域的部分的沟道保护衬垫的部分上图案化掩模层；以及去除由所述图案化掩模层暴露的所述沟道保护衬垫的部分。9.根据权利要求8所述的方法，其中，形成所述多个纳米片堆叠体包括形成牺牲材料和所述沟道材料的交替层，并且还包括在所述多个纳米片堆叠体的由所述沟道保护衬垫暴露的部分上选择性地生长附加的牺牲材料。10.根据权利要求9所述的方法，其中形成所述不对称自对准栅极隔离结构及所述对称自对准栅极结构包括在围绕所述附加的牺牲材料的结构之上形成隔离材料。11.根据权利要求10所述的方法，其中形成所述不对称自对准栅极隔离...
【专利技术属性】
技术研发人员：谢瑞龙，C拉登斯，程慷果，V巴斯克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。