微电子装置及相关存储器装置、电子系统及方法制造方法及图纸

本专利申请案涉及微电子装置及相关存储器装置、电子系统及方法。一种形成微电子装置的方法包括形成存储器阵列区域，所述存储器阵列区域包括垂直位于基底结构之上的存储器单元，所述基底结构包括半导电材料及垂直延伸到所述半导电材料中的对准标记结构。形成延伸穿过所述存储器阵列区域且到所述对准标记结构中的第一接触结构。在所述存储器阵列区域之上形成支撑结构。移除所述基底结构的一部分以暴露所述对准标记结构。形成垂直邻近所述基底结构的剩余部分的控制逻辑区域。所述控制逻辑区域包括通过部分延伸穿过所述对准标记结构且接触所述第一接触结构的第二接触结构与所述第一接触结构电连通的控制逻辑装置。第一接触结构电连通的控制逻辑装置。第一接触结构电连通的控制逻辑装置。

【技术实现步骤摘要】
微电子装置及相关存储器装置、电子系统及方法
[0001]优先权主张
[0002]本申请案主张2020年8月24日申请的题为“形成微电子装置及存储器装置的方法及相关微电子装置、存储器装置及电子系统(METHODS OF FORMING MICROELECTRONIC DEVICES AND MEMORY DEVICES,AND RELATED MICROELECTRONIC DEVICES,MEMORY DEVICES,AND ELECTRONIC SYSTEMS)”的序列号为17/000,754的美国专利申请案的申请日权益。


[0003]在各个实施例中，本公开大体上涉及微电子装置设计及制造领域。更明确来说，本公开涉及形成微电子装置及存储器装置的方法及相关微电子装置、存储器装置及电子系统。

技术介绍

[0004]微电子装置设计者通常希望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来提高微电子装置内特征的集成度或密度。另外，微电子装置设计者通常希望设计不仅小型而且提供性能优点及制造设计简化、便易且不昂贵的架构。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成微电子装置的方法，其包括：形成存储器阵列区域，所述存储器阵列区域包括垂直位于基底结构之上的存储器单元，所述基底结构包括半导电材料及垂直延伸到所述半导电材料中的对准标记结构；形成垂直延伸穿过所述存储器阵列区域且到所述基底结构的所述对准标记结构中的第一接触结构；在所述存储器阵列区域之上形成支撑结构；在所述存储器阵列区域之上形成所述支撑结构之后移除所述基底结构的一部分以暴露所述对准标记结构；及形成垂直邻近所述基底结构的剩余部分的控制逻辑区域，所述控制逻辑区域包括通过部分垂直延伸穿过所述对准标记结构且接触所述第一接触结构的第二接触结构与所述第一接触结构电连通的控制逻辑装置。2.根据权利要求1所述的方法，其进一步包括通过以下形成所述基底结构：形成垂直延伸到所述半导电材料中的沟槽；及用至少一种额外材料填充所述沟槽以形成所述对准标记结构。3.根据权利要求1所述的方法，其中形成第一接触结构包括：形成垂直延伸穿过所述存储器阵列区域且部分到所述基底结构的所述对准标记结构中的通孔；及用导电材料填充所述通孔。4.根据权利要求1所述的方法，其中形成第一接触结构包括：在所述基底结构之上形成所述存储器阵列区域之前形成部分垂直延伸到所述基底结构的所述对准标记结构中的第一通孔；用导电材料填充所述第一通孔；形成垂直延伸穿过所述存储器阵列区域且暴露填充所述第一通孔的所述导电材料的第二通孔；及用额外导电材料填充所述第二通孔。5.根据权利要求1到4中任一权利要求所述的方法，其中形成存储器阵列区域包括形成进一步包括以下的所述存储器阵列区域：源极结构；堆叠结构，其在所述源极结构之上且包括布置成层级的导电结构及绝缘结构的垂直交替序列；单元支柱结构，其垂直延伸穿过堆叠结构且与所述源极结构电连通，所述单元支柱结构的部分及所述堆叠结构的所述导电结构形成所述存储器单元的垂直延伸串；及导电布线层级，其上覆于所述堆叠结构且包括：数字线结构，其与所述存储器单元的所述垂直延伸串电连通；及布线结构，其与所述第一接触结构电连通。6.根据权利要求5所述的方法，其进一步包括形成进一步包括以下的所述存储器阵列区域：阶梯结构，其在所述堆叠结构内且具有包括所述层级的水平端的台阶；及第三接触结构，其从所述阶梯结构的至少一些所述台阶垂直延伸到所述导电布线层级
的至少一些所述布线结构。7.根据权利要求5所述的方法，其进一步包括形成垂直延伸到所述基底结构的所述半导电材料中的所述存储器阵列区域的所述源极结构。8.根据权利要求1到4中任一权利要求所述的方法，其中在所述存储器阵列区域之上形成支撑结构包括在上覆于所述存储器阵列区域的所述存储器单元的所述存储器阵列区域的导电布线层级上方附接晶片结构。9.根据权利要求1到4中任一权利要求所述的方法，其中在所述存储器阵列区域之上形成支撑结构包括在上覆于所述存储器阵列区域的所述存储器单元的所述存储器阵列区域的导电布线层级上方沉积绝缘材料及半导电材料中的一或多者。10.根据权利要求1到4中任一权利要求所述的方法，其中移除所述基底结构的一部分以暴露所述对准标记结构包括：在所述存储器阵列区域之上形成所述支撑结构之后使所述基底结构、所述存储器阵列区域及所述支撑结构垂直反转；及在使所述基底结构、所述存储器阵列区域及所述支撑结构垂直反转之后将所述基底结构的所述半导电材料向下移除到所述对准标记结构的垂直边界。11.根据权利要求1到4中任一权利要求所述的方法，其中形成垂直邻近所述基底结构的剩余部分的控制逻辑区域包括：形成至少部分垂直上覆于所述基底结构的所述剩余部分的晶体管；及形成垂直位于所述晶体管之上且与所述晶体管电连通的布线结构，所述晶体管及所述布线结构形成所述控制逻辑区域的所述控制逻辑装置的控制逻辑电路系统。12.根据权利要求11所述的方法，其中形成晶体管包括形成个别地包括以下的所述晶体管中的每一者：源极区域，其在所述基底结构的所述剩余部分内；漏极区域，其在所述基底结构的所述剩余部分内；沟道区域，其在所述基底结构的所述剩余部分内且水平介入于所述源极区域与所述漏极区域之间；及栅极结构，其垂直上覆于所述沟道区域且与所述沟道区域至少部分水平重叠。13.根据权利要求11所述的方法，其进一步包括形成垂直延伸于至少一些所述布线结构与至少一些所述晶体管之间且耦合至少一些所述布线结构及至少一些所述晶体管的第三导电接触结构。14.一种微电子装置，其包括：存储器阵列区域，其包括存储器单元；半导电结构，其上覆于所述存储器阵列区域且包括垂直延伸穿过半导电材料的对准标记结构；导电接触结构，其垂直延伸穿过所述存储器阵列区域且部分到所述对准标记结构中；控制逻辑区域，其部分上覆于所述半导电结构且包括：晶体管；及布线结构，其上覆于所述晶体管且与所述晶体管电连通；及额外导电接触结构，其从一些所述布线结构垂直延伸部分穿过所述对准标记结构且到
所述导电接触结构。15.根据权利要求14所述的微电子装置，其中所述存储器阵列区域包括：堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列，所述层级中的每一者包含所述导电结构中的至少一者及所述绝缘结构中的至少一者；单元支柱结构，其垂直延伸穿过所述堆叠结构，所述单元支柱结构的部分及所述堆叠结构的所述导电结构形成所述存储器单元的垂直延伸串；布线层级，其下伏于所述堆叠结构且包括：数字线结构，...

【专利技术属性】
技术研发人员：翁贝托，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：