非易失性存储器装置和非易失性存储器装置的读取方法制造方法及图纸

公开了非易失性存储器装置和非易失性存储器装置的读取方法。非易失性存储器装置包括存储器单元阵列、行解码器电路以及包括第一锁存器和第二锁存器的页缓冲器电路。页缓冲器电路将基于存储在邻近的存储器单元中的数据的第一感测值分别锁存在第一锁存器并且将基于存储在选择的存储器单元中的数据的第二感测值分别锁存在第二锁存器至少两次。值分别锁存在第二锁存器至少两次。值分别锁存在第二锁存器至少两次。

【技术实现步骤摘要】
非易失性存储器装置和非易失性存储器装置的读取方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月11日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0100381的优先权，该申请的公开内容以引用方式全文并入本文中。


[0003]本文公开的本公开的实施例涉及一种半导体装置，并且更具体地说，涉及一种支持可靠性增强的读取操作并且具有更小的面积的非易失性存储器装置以及该非易失性存储器装置的读取方法。

技术介绍

[0004]非易失性存储器装置可包括只读存储器(ROM)、可编程ROM
[0005](PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
[0006]非易失性存储器装置被配置为将数据存储在存储器单元中。当执行将数据存储在连接至一条字线的存储器单元中的操作时，该操作可能影响预先存储数据的存储器单元。因此，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器装置，包括：存储器单元阵列，其包括以行和列布置的存储器单元；行解码器电路，其通过字线连接至所述存储器单元的行，所述行解码器电路被配置为选择所述字线中的连接至邻近于选择的存储器单元的邻近的存储器单元的第一字线和所述字线中的连接至所述选择的存储器单元的第二字线；以及页缓冲器电路，其通过位线连接至所述存储器单元的列，并且包括第一锁存器和第二锁存器，其中，所述页缓冲器电路被配置为：将基于存储在所述邻近的存储器单元中的数据的第一感测值分别锁存在所述第一锁存器，并且将基于存储在所述选择的存储器单元中的数据的第二感测值分别锁存在所述第二锁存器至少两次。2.根据权利要求1所述的非易失性存储器装置，其中，所述页缓冲器电路还包括电连接至所述位线、所述第一锁存器和所述第二锁存器的感测节点，其中，所述页缓冲器电路被配置为当所述行解码器电路选择所述第二字线时：基于分别被锁存在所述第一锁存器的所述第一感测值对所述感测节点中的第一组感测节点预充电；在从所述第一组感测节点被预充电的时间开始的第一时间间隔之后，基于所述感测节点的电压电平将所述第二感测值锁存在所述第二锁存器；基于分别被锁存在所述第一锁存器的所述第一感测值对所述感测节点中的第二组感测节点预充电；并且在从所述第二组感测节点被预充电的时间开始的第二时间间隔之后，基于所述感测节点的电压电平再次将所述第二感测值锁存在所述第二锁存器。3.根据权利要求2所述的非易失性存储器装置，其中，所述非易失性存储器装置被配置为使得当所述第一组感测节点被预充电时对所有位线预充电。4.根据权利要求2所述的非易失性存储器装置，其中，所述第一时间间隔小于所述第二时间间隔。5.根据权利要求2所述的非易失性存储器装置，其中，所述第一组感测节点与所述第一锁存器中的第一组第一锁存器相对应，在所述第一组第一锁存器中，第一逻辑值作为所述第一感测值中的对应的一个被锁存，并且其中，所述第二组感测节点与所述第一锁存器中的第二组第一锁存器相对应，在所述第二组第一锁存器中，与所述第一逻辑值不同的第二逻辑值作为所述第一感测值中的对应的一个被锁存。6.根据权利要求1所述的非易失性存储器装置，其中，所述页缓冲器电路还包括分别电连接至所述位线的感测节点，其中，所述页缓冲器电路被配置为当所述行解码器电路选择所述第二字线时：对所述感测节点预充电；在从所述感测节点被预充电的时间开始的第一时间间隔之后，基于所述感测节点的电压电平的变化将所述第二感测值锁存在所述第二锁存器；
基于分别被锁存在所述第二锁存器的所述第二感测值对所述感测节点中的第一组感测节点预充电；并且在从所述第一组感测节点被预充电的时间开始的第二时间间隔之后，在所述第二时间间隔期间，基于所述感测节点的电压电平的变化再次将所述第二感测值锁存在所述第二锁存器。7.根据权利要求6所述的非易失性存储器装置，其中，所述第一时间间隔大于所述第二时间间隔。8.根据权利要求6所述的非易失性存储器装置，其中，所述页缓冲器电路被配置为，在从所有感测节点被预充电的时间开始的所述第一时间间隔之后将所述第二感测值锁存在所述第二锁存器之后，还基于分别被锁存在所述第一锁存器的所述第一感测值对所述第一组感测节点预充电。9.根据权利要求6所述的非易失性存储器装置，其中，所述页缓冲器电路被配置为，在从所述第一组感测节点被预充电的时间开始的所述第二时间间隔之后再次将所述第二感测值锁存在所述第二锁存器之后：基于被锁存在所述第一锁存器的所述第一感测值和当前被锁存在所述第二锁存器的所述第二感测值，再次对所述感测节点中的第二组感测节点预充电；在从所述第二组感测节点被预充电的时间开始的第三时间间隔之后，基于所述感测节点的电压电平的变化将所述第二感测值锁存在所述第二锁存器；基于分别被锁存在所述第二锁存器的所述第二感测值，再次对所述感测节点中的第三组感测节点预充电；并且在从所述第三组感测节点被预充电的时间开始的第四时间间隔之后，基于所述感测节点的电压电平的变化将所述第二感测值锁存在所述第二锁存器。10.根据权利要求1所述的非易失性存储器装置，其中，所述页缓冲器电路被配置为，响应于从外部装置接收的一条读取命令，分别将所述第一感测值锁存在所述第一锁存器，并且将所述第二感测值锁存在所述第二锁存器至少两次。11.一种非易失性存储器装置的读取方法，所述方法包括：对多个存储器单元中的连接至第一字线的第一存储器单元执行预先感测；将作为所述预先感测的结果的第一感测值分别存储在第一...

【专利技术属性】
技术研发人员：方真培，金斗铉，金珉奭，金志秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：