半导体器件制造方法和蚀刻系统技术方案

一种半导体器件制造方法，包括以下步骤：在一工作目标层上形成一抗蚀层；曝光和显影该抗蚀层，以形成包括孤立图形和密集图形的抗蚀图形；监测抗蚀图形的孤立图形和密集图形的线宽，以确定要减小的线宽的修整量；确定实现孤立和密集图形的修整量的蚀刻条件，蚀刻条件使用具有主要增强蚀刻功能的气体和具有主要抑制蚀刻功能的气体的混合气体；在所述确定的蚀刻条件下修整该抗蚀图形；以及使用所述修整的抗蚀图形蚀刻工作目标层。通过等离子体蚀刻的修整可稳定地实现所需的图形宽度。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件制造方法和一种蚀刻系统，特别涉及一种包括修整(trim)精细的抗蚀图形，例如用于构图栅极电极的图形的工艺的半导体器件制造方法，以及一种适于实施该方法的蚀刻系统。
技术介绍
MOS晶体管的工作速度受栅极长度的影响很大。栅极长度越短，晶体管的高速工作越易获得。随着栅极长度按比例地缩短，100nm或更短的栅极长度被采用。如此短的栅极长度在某些情况下超过了光刻工艺的分辨率。如果使用抗蚀图形本身蚀刻栅极电极，则会形成具有比所需尺寸更长的栅极长度的栅极电极。一种修整形成的栅极电极的方法被提出来，通过这种方法，在形成多晶硅的栅极电极之后，通过氧化在栅极电极的侧壁上生长氧化膜，然后选择性的蚀刻氧化膜，以得到所需的栅极长度(例如，参考日本专利待审公开No.2003-31557)。对于该方法，需要增加受控制的氧化工艺和选择性蚀刻工艺。如果在包括待蚀刻层的抗蚀层之下的层中具有高反射系数的层，则由于反射光会在抗蚀层中出现驻波或光晕。为了消除驻波和光晕，在抗蚀层的下面形成底部减反射涂层(BARC)。具有与抗蚀层相似的成分但没有感光性的有机化合物层被广泛用作BARC。在形成BARC层和抗蚀层之后，抗蚀层被曝光并显影，以形成抗蚀图形，然后使用抗蚀图形作为掩模，蚀刻BRAC层。如果BRAC层与抗蚀层具有相似成分，则在蚀刻BRAC层时，也蚀刻抗蚀图形，从而减小抗蚀图形的尺寸。据说，通过使用氧气和具有淀积特性的气体例如氟里昂的混合气体为抗蚀图形的侧壁提供附着物可以抑制抗蚀图形变薄。但是，为抗蚀图形的侧壁提供的附着物取决于抗蚀图形的密度。另外，取决于抗蚀图形的密度，在蚀刻后的抗蚀图形之间会出现尺寸差。一种减小由于抗蚀图形的密度引起的尺寸差的方法(例如，参考日本专利待审公开No.2000-77386)被提出来。根据该方法，首先使用氯和氧的混合气体进行主蚀刻，以使由于图形密度引起的转换差最小，然后通过只使用卤素碳氢化合物气体进行过蚀刻，在图形密集的区域中溅射掩模的抗蚀剂，以在侧壁上淀积抗蚀剂，从而使图形尺寸变厚，从而消除抗蚀图形宽度与减反射膜宽度之间的转换差。在构图BARC层期间抗蚀图形宽度减小的现象可以用来修整抗蚀图形。如果要修整用于栅极电极构图的抗蚀图形，则在栅极电极层上形成抗蚀图形之后，通过氧等离子体等修整并减小抗蚀图形的宽度，并且通过使用变窄的抗蚀图形作为掩模蚀刻栅极电极层。在这种情况下，问题也是在最终的抗蚀图形宽度之间的密度差。在修整量依赖于密度差的假设下，可以校正用于曝光抗蚀剂的标线(reticle)图形，以便使精细的抗蚀图形宽度统一。但是，在蚀刻工艺中，存在长期变化，淀积在蚀刻系统的壁上的蚀刻产物在稍后的蚀刻工艺中释放出，并且该长期变化由于密度差而改变图形宽度。如果用标线校正处理这种变化，则标线的数量变得非常庞大，这是不实用的。通过曝光/显影工艺得到的抗蚀层的图形宽度可能偏离所需的图形宽度。在这种情况下，标线校正没有明显的效果。
技术实现思路
本专利技术的一个目的是提供一种半导体器件制造方法，能够通过使用等离子体蚀刻的修整稳定地实现目标图形宽度。本专利技术的另一个目的是提供一种半导体器件制造方法，能够通过使用等离子体蚀刻的修整，独立于图形密度，稳定的实现目标图形宽度。本专利技术的再一个目的是提供一种适用于半导体器件制造方法的蚀刻系统。根据本专利技术的一个方案，提供一种半导体器件制造方法，该方法包括下列步骤在工作目标层上形成抗蚀层；曝光和显影抗蚀层，以形成包括孤立图形和密集图形的抗蚀图形；监测抗蚀图形的每个孤立图形和每个密集图形的宽度，以确定要减小的宽度修整量；确定同时实现孤立和密集图形的修整量的蚀刻条件，该蚀刻条件使用主要具有增强蚀刻功能的气体和主要具有抑制蚀刻功能的气体的混合气体；在所述确定的蚀刻条件下修整抗蚀图形；以及使用所述修整的抗蚀图形蚀刻工作目标层。根据本专利技术的另一个方案，提供一种蚀刻系统，包括一测量装置，能够测量图形宽度；一蚀刻装置，能够通过使用主要具有增强蚀刻功能的气体和主要具有抑制蚀刻功能的气体的混合气体修整抗蚀图形，并且随后蚀刻在抗蚀图形下面的工作目标层；以及一控制器，用于存储表示抗蚀图形的孤立图形宽度和密集图形宽度相对于蚀刻后工作目标层的孤立图形宽度和密集图形宽度的关系的数据，该关系依赖于使用混合气体蚀刻的蚀刻条件，及能够实现给定抗蚀图形的孤立图形宽度和密集图形宽度所需的修整量的蚀刻条件，其中测量装置具有一前馈系统，其测量抗蚀图形的图形宽度，并且将测量结果传送给控制器，控制器根据传送来的抗蚀图形宽度确定蚀刻条件，并且控制蚀刻装置。半导体制造方法包括能够实现所需蚀刻量的蚀刻工艺，即使存在密集的和稀疏的图形分布。即使通过光刻工艺形成的抗蚀图形的图形宽度偏离期望值，最终也能实现所需的图形宽度。附图说明图1A到1E示出了制造实验样品的工艺的平面图和剖面图。图2A和2B示出了实验结果。图3A和3B示出了实验结果分布图。图4示出了方式II的控制方程。图5示出了蚀刻系统的结构框图。图6示出了蚀刻装置的实例的框图。图7示出了另一个控制方法。图8A和8B示出了当改变惰性气体稀释比时，栅极长度减少量变化的实验结果的表和图。图9示出了样品含量表。图10示出了当对于孤立图形改变SO2气体流速组分时，栅极长度减少量变化的实验结果。图11示出了当对于密集图形改变SO2气体流速组分时，栅极长度减少量变化的实验结果。图12示出了当对于孤立图形改变He稀释比例时，栅极长度减少量变化的实验结果。图13示出了当对于密集图形改变He稀释比例时，栅极长度减少量变化的实验结果。图14A至14D示出了将图10至13中所示的实验结果转化为方程的过程的表、图和公式。图15A至15C示出了孤立图形的栅极长度减少量相对于SO2气体流速组分X和He稀释比例Z的关系的立体图和表。图16A至16C示出了密集图形的栅极长度减少量相对于SO2气体流速组分X和He稀释比例Z的关系的立体图和表。图17A和17B示出了孤立和密集图形之间栅极长度减少量之差与SO2气体流速组分X和He稀释比例Z之间的关系的立体图和表。图18示出了从孤立和密集图形之间的栅极长度减少量之差及密集图形的栅极长度减少量得到的SO2气体流速组分X和He稀释比例Z的配方的实例的表。图19示出了另一个蚀刻系统的结构框图。图20A至20C示出了当改变过蚀刻时间时，栅极长度减少量变化的实验结果。图21A到21C示出了当改变总气体流速时，栅极长度减少量变化的实验结果。图22示出了使用实验(pilot)晶片的蚀刻工艺的流程图。图23A和23B示出了用和不用实验晶片的蚀刻工艺的实验结果。具体实施例方式本专利技术研究出一种形成栅极电极的方法，该栅极电极的栅极长度比光刻模板的标度(scale)限制还窄。如果通过等离子体蚀刻修整抗蚀图形，则蚀刻速度随着图形的密度是否密集或稀疏(coarse)而变化，而晶片中的栅极长度变得不规则。如果在BARC层上形成抗蚀图形，则使用抗蚀图形作为掩模蚀刻BARC层。可以利用蚀刻BARC层的同时蚀刻抗蚀图形来修整抗蚀图形。但是，如果通过等离子体蚀刻来蚀刻抗蚀图形，蚀刻速度则随着图形密度而改变并且由于图形密度的影响，得到的图形宽度往往是不规则的。使用具有不同蚀刻特性的多种气体的混合本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括下列步骤：（ａ）制备具有一工作目标层的一半导体衬底；（ｂ）在所述工作目标层上形成一抗蚀层；（ｃ）曝光和显影所述抗蚀层，以形成包括一孤立图形和一密集图形的抗蚀图形；（ｄ）监测所述抗蚀 图形的孤立图形和密集图形的线宽，以确定要减小的线宽的修整量；（ｅ）确定实现该孤立和密集图形的所述修整量的蚀刻条件，该蚀刻条件使用包括具有主要增强蚀刻的功能的第一气体和具有主要抑制蚀刻的功能的第二气体的混合气体；（ｆ）在所述确 定的蚀刻条件下修整所述抗蚀图形；以及（ｇ）通过使用所述修整的抗蚀图形蚀刻所述工作目标层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：后藤刚，田岛贡，山崎隆之，加藤贵也，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]