多层结构半导体模块及其制造方法技术

本发明专利技术公开了一种多层结构半导体模块及其制造方法。目的在于：提供一种在谋求提高耐湿可靠性的同时，抑制了弯曲的产生的多层结构半导体模块及其制造方法。半导体模块（１）是通过交替叠层树脂衬底和片状部件（５）而成，该树脂衬底具有第１埋入导体（７），在上表面上安装了半导体芯片（２），该片状部件（５）形成了收纳半导体芯片（２）的开口部（１０），具有与第１埋入导体（７）电连接的第２埋入导体（９）。半导体模块（１）具备多个树脂衬底及片状部件（５），树脂衬底中的布置在最下层的第１树脂衬底（４）厚于第２树脂衬底（３）。片状部件（５）具有覆盖半导体芯片（２）的上表面及侧面的粘合部件。

【技术实现步骤摘要】

本专利技术涉及一种交替叠层装有半导体芯片的树脂衬底和片状部件，立体构成的。
技术介绍
随着携带电话和数码照像机等各种电子装置的小型化、高性能化的要求，提出了将电子产品，特别是半导体芯片叠层多个，使它们一体化的多层结构半导体模块。至今为止，提出了为了简便且便宜地制造这样的叠层型半导体模块的方法。以往的半导体模块，为将印刷电路板、半导体芯片和层间部件聚在一起叠层而成的模块，该印刷电路板形成了规定的布线回路，该半导体芯片安装在印刷电路板上，该层间部件形成有可收容半导体芯片的开口部，具有可连接到印刷电路板的布线电路上的导电性隆起物。并且，以往的半导体模块，是由包含下述工序的方法制造而成(例如，参照专利文献1)，这些工序为将保护膜贴在成为层间部件的绝缘性基材两面的工序；在绝缘性基材的规定位置形成通孔的工序；对通孔填充导电性膏来形成导电性隆起物的工序；将保护膜剥离的工序；在绝缘性基材形成可收容半导体芯片的开口部的工序；和交替叠层绝缘性基材和印刷电路板，将它们粘合在一起的工序。根据此方法，能够通过在两面贴有保护膜的绝缘性基材的规定位置形成通孔，对该通孔填充导电性膏，然后，将保护膜剥离，来形成在绝缘性基材的两面突出的导电性隆起物。在此方法中，由于对贯穿绝缘性基材的通孔填充导电性膏，因此与关闭了一个开口的引线孔(via hole)时相比，能够回避填充时在孔内产生间隙的现象，能够提高连接的可靠性。并且，由于不必进行需要时间和精力的电解镀，因此能够简便且成本较低地制造半导体模块。而且，随着IC卡和携带电话等电子设备的小型化，为了实现半导体模块更进一步地高密度化和薄型化，还提出了通过交替叠层安装了半导体芯片的电路衬底和层间部件，进行加热加压所制作的叠层型半导体模块(例如，参照专利文献2)。具体地说，通过粘合剂层交替叠层预先安装有半导体芯片的电路衬底和具有可收容半导体芯片的开口部的层间部件，对该叠层体进行加热加压。这样一来，能够将半导体芯片埋在层间部件的开口部内，通过在层间部件形成的导体柱(post)，使半导体芯片之间电连接。根据此方法，能够谋求半导体芯片之间距离的缩短，降低因布线电阻和电感而引起的不良现象。其结果，能够在没有延迟的情况下，传达电信号，能够谋求布线衬底的高密度化、高性能化及薄型化。专利文献1特开2002-64179号公报专利文献2特开2003-218273号公报近年来，正在开发研磨半导体芯片使其更薄的技术、和将该更薄的半导体芯片成品率较好地安装在衬底上的技术，多层叠层时的叠层数呈进一步增加的趋势。并且，例如，在半导体存储器中，芯片面积也随着存储器容量的增加而变大。在将面积较大的半导体芯片叠层多层来构成模块时，存在有模块弯曲的问题。并且，模块的弯曲随着印刷电路板的进一步薄型化而呈增大的趋势。所以，抑制弯曲的产生成为在将安装了半导体芯片的印刷电路板和层间部件叠层多层时的重要课题。另一方面，近年来，为了实现电子装置的小型、薄型化，通过BGA(小型球栅阵列封装)方式等进行半导体芯片和半导体模块安装的越来越多。在这样的安装方法中，不能使用以与母板连接而形成的焊药(solder)球和隆起物电极的高度太高。因此，在常温下产生弯曲时和在进行接合时的加热产生弯曲时，不能将半导体模块安装在母板上。或者，有时因弯曲的产生而造成部分性地安装不良。即，存在有这样的课题即使半导体模块在电特性方面为良品，在安装面方面也为不良品。另外，在以存储器为主体的模块中，既要求例如DRAM与SRAM的混合装载、和DRAM与闪光存储器(flash memory)的混合装载，还要求装载控制它们的控制用半导体芯片。因此，也期望抑制叠层厚度和特性不同的半导体芯片时产生的弯曲。而且，对于模块不仅仅从使用目的出发强烈要求小型化、薄型化，还要求具有与其它半导体装置一样的耐湿可靠性水准。但是，在叠层装载了半导体芯片的电路衬底的结构上，与一般半导体装置相比，难以确保可经受残酷条件的耐湿可靠性。有关这些课题，在上述以往的方法中，仅示出了叠层安装了相同形状的半导体芯片的衬底的结构及其方法，对于抑制叠层时的半导体模块的弯曲以及使半导体模块的耐湿可靠性提高方面没有作出任何提案。
技术实现思路
本专利技术的目的在于提供一种在谋求提高耐湿可靠性的同时，抑制了弯曲的产生的。为了解决上述课题，本专利技术的半导体模块是将树脂衬底和片状部件交替叠层而成的多层结构半导体模块，其中，该树脂衬底具有第1树脂基材和贯穿上述第1树脂基材的第1埋入导体、在该树脂衬底的上表面上安装了半导体芯片；该片状部件具有形成了收纳上述半导体芯片的开口部的第2树脂基材和贯穿上述第2树脂基材的与上述第1埋入导体电连接的第2埋入导体。还包括覆盖上述半导体芯片的上表面及侧面的粘合部件。上述树脂衬底及上述片状部件有多个。上述树脂衬底中的布置在最下层的树脂衬底厚于其它上述树脂衬底。另外，覆盖半导体芯片的上表面及侧面的既可以是粘合部件，也可以是软化温度低于粘合部件，刚性低于粘合部件的低应力部件。根据本专利技术的半导体模块，由于最下层部分的树脂衬底厚于其它树脂衬底，因此能够抑制整个半导体模块所产生的弯曲。并且，由于用粘合部件或软化点较低且硬度较低的特性的树脂材料覆盖半导体芯片的露出部，因此能够阻止水分、湿气、腐蚀性气体，这些水分、湿气、腐蚀性气体使在半导体芯片和树脂衬底上使用的布线材料发生腐蚀，能够防止因断线而产生的故障。另外，由于若使粘合部件中的位于开口部上方的部分的厚度较厚的话，则能够更好地覆盖半导体芯片，且能够削减部件数目，因此较受欢迎。并且，本专利技术的多层结构半导体模块，还能够具有各种各样的变化，例如，使一部分第1埋入部件及第2埋入部件的直径较大，粘贴刚性板。并且，也可以当以背面朝向树脂衬底的形式设置半导体芯片时，用树脂密封半导体芯片。本专利技术的第1多层结构半导体模块的制造方法，包括工序(a)，准备好第1树脂衬底、第2树脂衬底和片状部件，该第1树脂衬底在上表面安装半导体芯片、具有第1埋入导体，该第2树脂衬底在上表面安装半导体芯片、具有上述第1埋入导体、厚度厚于上述第1树脂衬底，该片状部件具有形成了平面尺寸大于上述半导体芯片的开口部的树脂基材、布置在上述树脂基材的上表面及下表面的至少一个表面的粘合部件以及贯穿上述树脂基材的第2埋入导体；工序(b)，以上述第2树脂衬底为最下层，将上述半导体芯片布置在上述开口部内的形式，在上述第2树脂衬底上交替叠层上述片状部件和上述第1树脂衬底；以及工序(c)，从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热及加压，让上述第1树脂衬底、上述第2树脂衬底和上述片状部件粘合在一起，让上述第1埋入导体和上述第2埋入导体连接在一起，且让上述粘合部件流动，覆盖上述半导体芯片。根据本专利技术的制造方法，由于在工序(b)中以将粘合部件布置在第2树脂基材的上表面及下表面的至少一个表面的状态下进行加热及加压，因此与以往的制造方法相比，能够在不增加工序数的情况下将半导体芯片的露出部分覆盖。所以，根据本专利技术的制造方法，能够提供对防止湿气等的侵入较强的多层结构半导体模块。本专利技术的第2多层结构半导体模块的制造方法，包括工序(a)，准备好第1树脂衬底、第2树脂衬底、片状部件和低应力部本文档来自技高网...

【技术保护点】
一种多层结构半导体模块，其特征在于：是将树脂衬底和片状部件交替叠层而成，其中，该树脂衬底具有第１树脂基材和贯穿上述第１树脂基材的第１埋入导体、在该树脂衬底的上表面上安装了半导体芯片，该片状部件具有形成了收纳上述半导体芯片的开口部的第 ２树脂基材和贯穿上述第２树脂基材的与上述第１埋入导体电连接的第２埋入导体；还包括覆盖上述半导体芯片的上表面及侧面的粘合部件；上述树脂衬底及上述片状部件有多个；上述树脂衬底中的布置在最下层的树脂衬底厚于其它上述树脂衬底 。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川端毅，佐藤元昭，福田敏行，津田俊雄，登一博，中谷诚一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]