一种MBIST电路、驱动芯片、电子设备及测试方法技术

本申请涉及一种MBIST电路、驱动芯片、电子设备及测试方法，属于集成电路技术领域。该MBIST电路在接收到测试指令信号时，向存储器输入进行MBIST测试所需的ADR地址信号、测试数据以及时序信号，并将写入待测试地址的测试数据和存储器从待测试地址中读取的结果数据进行比较，输出该待测试地址是否测试成功的信号；ADR地址信号包括逐渐增加和逐渐减小两种模式，每种模式对应多组不同的测试数据。本申请中的ADR地址信号包括逐渐增加和逐渐减小两种模式，且每种模式对应多组不同的测试数据，进而可以组合得到多种测试模式，通过利用至少两种测试模式对存储器进行MBIST测试，可以提高存储器测试的准确性和可靠性。高存储器测试的准确性和可靠性。高存储器测试的准确性和可靠性。

【技术实现步骤摘要】
一种MBIST电路、驱动芯片、电子设备及测试方法


[0001]本申请属于集成电路
，具体涉及一种MBIST电路、驱动芯片、电子设备及测试方法。

技术介绍

[0002]当前集成电路设计的规模越来越大，对于一些复杂的系统级(System on Chip，SOC)驱动芯片，例如，比如专用集成电路(Application Specific Integrated Circuit，ASIC)芯片，通常都包含大量的片上存储器，例如，静态随机存储器(Static Random Access Memory，SRAM)。为了保证其存储功能的正确性，需要对存储器进行测试，例如，进行存储器的内建自测试(Memory Build In Self Test，MBIST)。通常对SRAM的测试需要针对性的写一个很复杂的测试程序，来测试SRAM的功能是否正常，例如，需要利用外部测试机将55AA这类数据写入SRAM，然后读取出来，从而确认SRAM的功能是否正常。该测试方式效率较低，且可靠性不高。

技术实现思路

[0003]鉴于此，本申请的目的在于提供一种M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MBIST电路，其特征在于：在接收到测试指令信号时，向存储器输入进行MBIST测试所需的ADR地址信号、测试数据以及时序信号，并将写入待测试地址的测试数据和所述存储器从所述待测试地址中读取的结果数据进行比较，输出该待测试地址是否测试成功的信号；所述ADR地址信号包括逐渐增加和逐渐减小两种模式，每种模式对应多组不同的测试数据。2.根据权利要求1所述的MBIST电路，其特征在于，所述MBIST电路包括：地址产生模块，用于产生所述ADR地址信号；数据产生模块，用于产生所述测试数据；时序产生模块，分别与所述存储器、所述地址产生模块、所述数据产生模块连接，所述时序产生模块，用于在接收到外部输入的测试指令信号时，产生所述时序信号，并控制所述地址产生模块向所述存储器输入ADR地址信号，以及控制所述数据产生模块产生所述测试数据；处理模块，分别与所述存储器、所述数据产生模块连接，所述处理模块，用于将所述数据产生模块产生的用于写入待测试地址的测试数据和所述存储器从所述待测试地址中读取的结果数据进行比较，输出该待测试地址是否测试成功的信号。3.根据权利要求2所述的MBIST电路，其特征在于，所述地址产生模块还用于在每次完成所述存储器的所有地址位输出时，向所述数据产生模块输出一个地址周期结束信号，所述数据产生模块用于在接收到两次所述地址周期结束信号时，对所述测试数据的模式进行切换。4.根据权利要求1所述的MBIST电路，其特征在于，所述测试数据具有4种模式，分别为始终输出全1数据、始终输出全0数据、交替输出全1数据和全0数据、交替输出全0数据和全1数据；和/或，所述ADR地址信号具有2种模式，分别为从最大地址位开始依次递减，直至最小地址位、从最小地址位开始依次递增，直至最大地址位。5.根据权利要求1或4所述的MBIST电路，其特征在于，所述MBIST电路在对所述存储器进行MBIST测试时，包含8次MBIST测试，其中，有4次MBIST测试时，向所述存储器输入的ADR地址信号均相同，均为从最大地址位开始依次递减，直至最小地址位，所述4次MBIST测试中的...

【专利技术属性】
技术研发人员：唐永生，黄立，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：