一种半导体钝化结构的制备方法技术

本发明专利技术公开一种半导体钝化结构的制备方法，包括：S1：形成第一钝化层包裹功能层与第一金属层；S2：对第一钝化层进行去除；S3：在第一钝化层上制备形成第一光刻胶层；S4：在第一金属层上形成第二金属层，并在第二金属层上形成第二缺口，第二缺口位于第一钝化层上方部分区域；S5：形成第二钝化层；S6：部分去除覆盖于第二金属层的上表面的第二钝化层；S7：在第二钝化层上制备形成保护层。本发明专利技术有益效果在于：通过设置多层薄膜组成的钝化层，钝化层与金属层边缘相互交叠、降低钝化层残余应力，同时具有极好的致密性、抗湿热性、抗杂质离子进入、高击穿电压、强附着力，使得钝化层对化合物半导体表面态抑制效果更强，器件性能参数表现与稳定性更优。定性更优。定性更优。

【技术实现步骤摘要】
一种半导体钝化结构的制备方法


[0001]本专利技术涉及半导体器件
，具体涉及一种半导体钝化结构的制备方法。

技术介绍

[0002]半导体器件的失效，通常与发生在器件结构内的各种界面间的电、热、物理和化学效应相关。半导体器件可以看成是由多种部件或多种材料组成串联或串并联系统。在该系统中，存在许多固相界面，如半导体/绝缘体界面(如GaAs/SiO2)、金属/绝缘体界面(如Au/SiO2)、金属/半导体界面(如Au/GaAs)、金属间界面(如Au/Cu/Ge/Au)等。上述界面在潮湿、高温、电压和电流等外界应力作用下，界面之间可能发生固/固扩散、离子电荷迁移、热电子注入、电化学腐蚀，甚至出现裂纹等，结果导致界面的电、热和机械特性的缓慢变化，从而引起器件参数的不稳定和退化，以至彻底失效。而针对钝化的机理以及工艺研究，实质上是针对界面效应的研究，有助于优化半导体器件结构，提高半导体器件可靠性。
[0003]在化合物半导体芯片制造领域，钝化层可以有效降低与稳定化合物半导体材料表面态，避免芯片表面遭受水汽渗入、离子穿透与化学腐蚀，提高芯片的耐湿热能力，同时可作为避免机械损伤的结构支撑层。钝化层广泛应用于化合物半导体芯片制造领域，其不仅能够增强化合物半导体器件的稳定性和可靠性，而且能够提高器件的封测良品率。此外，化合物半导体材料如砷化镓(GaAs)、磷化铟(InP)、砷化铟(InAs)等，与二氧化硅(SiO2)、氮化硅(SiN)等钝化层材料之间存在杨氏模量与热膨胀系数的差异，故在芯片制程中会因为工艺过程中的温度变化而产生应力变化，继而可能导致芯片表面的薄膜产生裂纹、褶皱、甚至脱落，使得芯片失效。
[0004]常规钝化层材料主要包括二氧化硅与氮化硅，钝化层的材料种类、结构与工艺参数不同，钝化层的薄膜参数(折射率、致密性、薄膜应力等)及其对芯片表面的影响也不同。
[0005]在现有技术中，钝化层通常采用单层结构，譬如单层二氧化硅薄膜或单层氮化硅薄膜，通常采用等离子增强化学气相沉积(PECVD)制程生成。如图1，钝化层A4通常为二氧化硅薄膜或氮化硅薄膜，填充芯片表面的金属层A3、材料层A2与基底A1之间的空隙。但是，单层薄膜的钝化结构容易造成薄膜与基底材料的附着力不佳，或者薄膜的残余应力较大，薄膜致密性较低或无法同时满足防水性好、防水解性好、防离子穿透性好、击穿电压高等性能要求。而两层或多层薄膜的钝化结构，如果不充分考量各层薄膜的残余应力、致密性、表面态处理效果以及各界面之间电性能的稳定性，可能导致在温度、湿度、电压、电流等外界因素影响下，器件内部半导体与钝化层界面、金属与钝化层界面等界面之间的电、热与机械性能可能会缓慢变化，引起器件失效。

技术实现思路

[0006]针对现有技术中存在的上述问题，现提供一种半导体钝化结构的制备方法。
[0007]具体技术方案如下：
[0008]一种半导体钝化结构的制备方法，在一基底上依次制备形成功能层以及第一金属
层，所述第一金属层的中间部分具有一第一缺口以暴露所述功能层，还包括：
[0009]步骤S1：在所述基底上形成第一钝化层，所述第一钝化层包裹所述功能层与所述第一金属层；
[0010]步骤S2：对所述第一钝化层进行去除，以保留所述第一缺口内以及突出于所述第一缺口的所述第一钝化层；
[0011]步骤S3：在所述第一钝化层上制备形成第一光刻胶层，所述第一光刻胶层部分覆盖所述第一钝化层；
[0012]步骤S4：在所述第一金属层上制备形成第二金属层并包裹所述第一钝化层，随后去除所述第一光刻胶层，以使得所述第二金属层上形成一第二缺口，所述第二缺口位于所述第一钝化层上方部分区域；
[0013]步骤S5：在所述第一钝化层上制备形成一第二钝化层，并覆盖所述第二金属层的上表面；
[0014]步骤S6：部分去除覆盖于所述第二金属层的上表面的所述第二钝化层；
[0015]步骤S7：在所述第二钝化层上制备形成一保护层，所述保护层包裹所述第二钝化层。
[0016]优选地，所述第一钝化层包括：
[0017]至少两层二氧化硅薄膜，多层所述二氧化硅薄膜的折射率自下而上递减，多层所述二氧化硅薄膜的应力自下而上递减，多层所述二氧化硅薄膜的工艺温度自下而上递减；
[0018]所述二氧化硅薄膜的应力为压应力；
[0019]位于最下层的所述二氧化硅薄膜的折射率大于1.5；
[0020]所述二氧化硅薄膜的折射率范围为1.45
‑
1.55；所述二氧化硅薄膜的应力范围为
‑
200MPa
–
0MPa；
[0021]所述二氧化硅薄膜的BHF腐蚀速率范围为100nm/min
‑
1000nm/min；
[0022]所述二氧化硅薄膜的工艺温度范围为300℃
‑
350℃；
[0023]所述二氧化硅薄膜的厚度范围为10nm
‑
1000nm。
[0024]优选地，所述第二钝化层包括：
[0025]至少两层氮化硅薄膜，多层所述氮化硅薄膜的折射率自下而上递增，多层所述氮化硅薄膜的应力自下而上递增，多层所述氮化硅薄膜的工艺温度自下而上递减；
[0026]所述氮化硅薄膜的应力为张应力；
[0027]所述氮化硅薄膜的折射率范围为1.9
‑
2.2；
[0028]所述氮化硅薄膜的应力范围为0
‑
200MPa；
[0029]所述氮化硅薄膜的BHF腐蚀速率范围为20nm/min
‑
1000nm/min；所述氮化硅薄膜的工艺温度范围为250℃
‑
300℃；
[0030]所述氮化硅薄膜的厚度范围为100nm
‑
1μm。
[0031]优选地，所述步骤S2包括：
[0032]步骤S21：在所述第一钝化层上方涂覆光刻胶；
[0033]步骤S22：去除所述第一金属层上方的所述光刻胶，以暴露所述第一金属层上方的部分所述第一钝化层；
[0034]步骤S23：对所述第一金属层上方的部分所述第一钝化层进行腐蚀开口；
[0035]步骤S24：去除所述光刻胶以及所述基底上方的所述第一钝化层，以保留所述第一缺口内以及突出于所述第一缺口的所述第一钝化层。
[0036]优选地，所述步骤S6包括：
[0037]步骤S61：在所述第二钝化层上方涂覆光刻胶；
[0038]步骤S62：去除部分所述第二金属层上方的所述光刻胶，以暴露部分的所述第二钝化层；
[0039]步骤S63：对所述裸露的第二钝化层进行腐蚀开口，以使得部分所述第二金属层裸露；
[0040]步骤S64：去除所述光刻胶。
[0041]优选地，所述步骤S7包括：
[0042]步骤S71：在所述第二钝化层上方涂覆光刻胶，所述光刻胶覆盖于所述第二金属层上；
...

【技术保护点】

【技术特征摘要】
1.一种半导体钝化结构的制备方法，其特征在于，在一基底上依次制备形成功能层以及第一金属层，所述第一金属层的中间部分具有一第一缺口以暴露所述功能层，还包括：步骤S1：在所述基底上形成第一钝化层，所述第一钝化层包裹所述功能层与所述第一金属层；步骤S2：对所述第一钝化层进行去除，以保留所述第一缺口内以及突出于所述第一缺口的所述第一钝化层；步骤S3：在所述第一钝化层上制备形成第一光刻胶层，所述第一光刻胶层部分覆盖所述第一钝化层；步骤S4：在所述第一金属层上制备形成第二金属层并包裹所述第一钝化层，随后去除所述第一光刻胶层，以使得所述第二金属层上形成一第二缺口，所述第二缺口位于所述第一钝化层上方部分区域；步骤S5：在所述第一钝化层上制备形成一第二钝化层，并覆盖所述第二金属层的上表面；步骤S6：部分去除覆盖于所述第二金属层的上表面的所述第二钝化层；步骤S7：在所述第二钝化层上制备形成一保护层，所述保护层包裹所述第二钝化层。2.根据权利要求1所述的制备方法，其特征在于，所述第一钝化层包括：至少两层二氧化硅薄膜，多层所述二氧化硅薄膜的折射率自下而上递减，多层所述二氧化硅薄膜的折射率自下而上递减，多层所述二氧化硅薄膜的应力自下而上递减，多层所述二氧化硅薄膜的工艺温度自下而上递减；所述二氧化硅薄膜的应力为压应力；位于最下层的所述二氧化硅薄膜的折射率大于1.5；所述二氧化硅薄膜的折射率范围为1.45
‑
1.55；所述二氧化硅薄膜的应力范围为
‑
200MPa
–
0MPa；所述二氧化硅薄膜的BHF腐蚀速率范围为100nm/min
‑
1000nm/min；所述二氧化硅薄膜的工艺温度范围为300℃
‑
350℃；所述二氧化硅薄膜的厚度范围为10nm
‑
1000nm。3.根据权利要求1所述的制备方法，其特征在于，所述第二钝化层包括：至少两层氮化硅薄膜，多层所述氮化硅薄膜的折射率自下而上递增，多层所述氮化硅薄膜的折射率自下而上递增，多层所述氮化硅薄膜的应力自下而上递增，多层所述氮化硅薄膜的工艺温度自下而上递减...

【专利技术属性】
技术研发人员：李鑫，
申请(专利权)人：苏州矩阵光电有限公司，
类型：发明
国别省市：