一种阵列型的霍尔芯片磁传感器及其制备方法技术

本申请属于芯片级传感器领域，提出了一种阵列型的霍尔芯片磁传感器及其制备方法，该传感器包含IC芯片、第一铟柱阵列、互连基板、第二铟柱阵列、霍尔晶圆阵列；通过设置于互连基板内部的电路布线层连接导通第一铟柱阵列及第二铟柱阵列；第一铟柱阵列一端连接IC芯片，第二铟柱阵列一端连接霍尔晶圆阵列，经电路布线层的连接导通实现电气连接；并通过内部集成的IC芯片进行小信号的选通放大功能以实现高分辨率的磁检测。本申请的传感器不仅可以进行多点检测，而且有效提高了单位面积的霍尔晶圆的分布密度，从而提高了检测分辨率，解决了传统测试装置效率低的问题，同时为集成化以及后续增添新型功能电路提供了更大的空间。增添新型功能电路提供了更大的空间。增添新型功能电路提供了更大的空间。

【技术实现步骤摘要】
一种阵列型的霍尔芯片磁传感器及其制备方法


[0001]本申请属于芯片级传感器领域，具体涉及一种磁传感器及其制备方法。

技术介绍

[0002]漏磁检测技术作为一种无损检测方法，可以在不破坏材料结构的前提下对铁磁性材料或被磁化物体的表面及近表面进行检测，具有检测速度快、对环境要求低、对突变缺陷敏感的优点，在油气泄露，金属构件缺陷等领域有着广泛应用。
[0003]目前现有的漏磁检测技术大多采用单颗霍尔元件进行单点检测，或者使用少量霍尔元件采用间距较大的排布方式，分辨率低，并且一般在印制电路板或小规模的测试装置上和电路连接以实现功能，其整体规模相较于集成芯片体积庞大，无法做到芯片级的集成化。
[0004]现有技术由于是将霍尔元件放在印制电路板或小规模的测试装置上和电路连接以实现磁测量功能，体积大，可靠性低，无法实现芯片级的集成化；其次用单颗或少量霍尔元件进行多点磁测量时，有着分辨率低、检测速度慢的问题，此外，在实际的工程实践中，测试装置的移动同样会带来精度误差，有着无法避免的可靠性低的问题。

技术实现思路

[0005]为解决单颗霍尔元件多次测量带来的分辨率低，效率低、可靠性低且体积大的问题，本专利技术公开了一种阵列型的霍尔芯片磁传感器。
[0006]一种阵列型的霍尔芯片磁传感器，包含有IC芯片、第一铟柱阵列、互连基板、第二铟柱阵列、霍尔晶圆阵列；第一铟柱阵列及第二铟柱阵列分设置于互连基板两侧；
[0007]所述互连基板内部设置电路布线层，电路布线层用于连接导通第一铟柱阵列及第二铟柱阵列；
[0008]所述霍尔晶圆阵列由若干霍尔芯片通过阵列排布所得到；
[0009]第一铟柱阵列一端连接IC芯片，第二铟柱阵列一端连接霍尔晶圆阵列，经电路布线层的连接导通实现电气连接；
[0010]IC芯片包含供电电路、时序产生电路、列选通电路和运算放大电路，供电电路通过电路布线层的连接对霍尔晶圆阵列进行供电，时序产生电路产生可调时序信号并传输给列选通电路，列选通电路用于对若干霍尔芯片进行依次导通，运算放大电路对列选通电路输出的霍尔信号进行放大。
[0011]本申请中IC芯片的功能是对霍尔晶圆阵列进行选通和放大，在输出时IC芯片对霍尔芯片进行依次导通，由于单颗霍尔芯片输出为小信号电压，在mv量级，因此使用运算放大电路可以对其霍尔信号放大。更进一步的方案为在IC芯片上集成消除失调电压电路、温度补偿电路以实现低噪声，高灵敏度的功能。
[0012]优选的所述单颗霍尔芯片包括磁感应部和电极部，磁感应部用来感应磁场，电极部设置为四个，分别位于磁感应部四围。
[0013]优选的霍尔晶圆阵列由光刻工艺制备的多个霍尔芯片通过阵列排布所得到，阵列排布的霍尔芯片其像元中心距为100μm
‑
300μm。如果采用多个霍尔元件贴片式排布制备霍尔晶圆阵列，受封装工艺限制，不可避免地会引入贴片误差，其像元中心距最小在毫米量级。本方案采用光刻工艺制备霍尔晶圆阵列，单颗霍尔芯片的制造误差小于1μm，有效降低了由于封装带来的测量误差，因此该磁传感器芯片拥有更高的检测分辨率。
[0014]互连基板是经过多次光刻技术形成电路布线层将互连基板两侧的第一铟柱阵列与第二铟柱阵列实现电气互连。互连基板的另一个作用是通过电路布线层汇聚电路，由于霍尔晶圆阵列的尺寸大于IC芯片，无法使霍尔晶圆阵列通过第一铟柱阵列直接与IC芯片是实现互连；电路布线层将与霍尔晶圆阵列连接的第二铟柱阵列电路汇聚在第一铟柱阵列小范围内，再通过上层的第一铟柱阵列连接至IC芯片。
[0015]本专利技术提供的一种阵列型的霍尔芯片磁传感器可以通过高密度排列的霍尔晶圆阵列实现对待测物体的一次性检测，把霍尔晶圆阵列与IC电路集成在一个壳体内，与传统结构不同，此处使用的是霍尔晶圆，像元中心距在100μm
‑
300μm，并且不需要磁传感装置和测试座，这种集成有阵列排布的霍尔芯片磁传感器可以快速在待测范围内进行多点测量，在霍尔晶圆阵列在感应到磁场后，输出信号由铟柱阵列通过互连基板传输给IC电路，并通过内部集成的IC芯片进行小信号的选通放大功能以实现高分辨率的磁检测，不仅解决了传统测试装置效率低的问题，同时为集成化以及后续增添新型功能电路提供了更大的空间。
[0016]综上，本申请的传感器不仅一次可以进行多点检测，而且有效提高了单位面积的霍尔晶圆的分布密度，从而提高了检测分辨率，集成封装在芯片内，大大减小了体积，使得测试简单方便，并为未来集成更多功能而铺垫。
附图说明
[0017]图1为在半导体材料膜下设置粘结层和基板的横截面示意图；
[0018]图2为选择性移除半导体化合物膜第二部分后形成磁感应部的横截面示意图；
[0019]图3为制备电极部后的横截面示意图；
[0020]图4为制备保护层后的横截面示意图；
[0021]图5为互连基板的横截面示意图；
[0022]图6为一个3
×
3霍尔晶圆阵列与互连基板的横截面示意图；
[0023]图7为霍尔芯片磁传感器的截面示意图；
[0024]图8为制备磁感应部和电极部后霍尔晶圆阵列的俯视图；
[0025]图9为互连基板的基板上图形化工艺并联连接供电正极和供电负极的示意图；
[0026]图10为整体霍尔阵列传感器的框图；
[0027]其中：1为IC芯片、2为接触电极、3为第一铟柱阵列、4为填充胶、5为互连基板、6为第二铟柱阵列、7为第一保护层、8为霍尔晶圆阵列、9为电极部、10为磁感应部、11为第二保护层、20为铟柱、21为保护胶、22为电路布线层、23为基板、24为通孔、31为粘结层、32为固定基板、40为半导体单晶衬底、41为半导体材料膜第一部分、42为半导体材料膜第二部分、50为半导体材料膜、61为供电正极、62为供电负极、63为第一虚线处、64为第二虚线处。
具体实施方式
[0028]为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请做进一步地详细描述。以下，术语“第一”“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“若干个”的含义是两个或两个以上。
[0029]实施例一
[0030]一种阵列型的霍尔芯片磁传感器，如图7所示，包含有IC芯片1、第一铟柱阵列3、互连基板5、第二铟柱阵列6、霍尔晶圆阵列8；第一铟柱阵列3及第二铟柱阵列6分设置于互连基板两侧；
[0031]所述互连基板内部设置电路布线层22，电路布线层用于连接导通第一铟柱阵列及第二铟柱阵列；
[0032]所述霍尔晶圆阵列由若干霍尔芯片通过阵列排布所得到；
[0033]第一铟柱阵列一端连接IC芯片，第二铟柱阵列一端连接霍尔晶圆阵列，经电路布线层的连接导通实现电气连接；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列型的霍尔芯片磁传感器，其特征在于：包含有IC芯片、第一铟柱阵列、互连基板、第二铟柱阵列、霍尔晶圆阵列；第一铟柱阵列及第二铟柱阵列分设置于互连基板两侧；所述互连基板内部设置电路布线层，电路布线层用于连接导通第一铟柱阵列及第二铟柱阵列；所述霍尔晶圆阵列由若干霍尔芯片通过阵列排布所得到；第一铟柱阵列一端连接IC芯片，第二铟柱阵列一端连接霍尔晶圆阵列，经电路布线层的连接导通实现电气连接；IC芯片包含供电电路、时序产生电路、列选通电路和运算放大电路，供电电路通过电路布线层的连接对霍尔晶圆阵列进行供电，时序产生电路产生可调时序信号并传输给列选通电路，列选通电路用于对若干霍尔芯片进行依次导通，运算放大电路对列选通电路输出的霍尔信号进行放大。2.根据权利要求1所述的一种阵列型的霍尔芯片磁传感器，其特征在于：所述单颗霍尔芯片包括磁感应部和电极部，磁感应部用来感应磁场。3.根据权利要求2所述的一种阵列型的霍尔芯片磁传感器，其特征在于：所述的电极部设置为四个，分别位于磁感应部四围。4.根据权利要求1所述的一种阵列型的霍尔芯片磁传感器，其特征在于：霍尔晶圆阵列由光刻工艺制备的多个霍尔芯片通过阵列排布所得到。5.根据权利要求4所述的一种阵列型的霍尔芯片磁传感器，其特征在于：阵列排布的霍尔芯片其像元中心距为100μm
‑
300μm。6.根据权利要求1所述的一种阵列型的霍尔芯片磁传感器，其特征在于：IC芯...

【专利技术属性】
技术研发人员：周谭，蔡江伟，黄启泰，朱忻，
申请(专利权)人：苏州矩阵光电有限公司，
类型：发明
国别省市：