非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法技术

本发明专利技术公开了非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法。采用富Si生长工艺(Si/H2＝0.26

【技术实现步骤摘要】
非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法


[0001]本专利技术涉及非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法。

技术介绍

[0002]以SiC为代表的宽禁带半导体功率器件是目前在中、高功率电力电子领域发展最快的半导体器件之一，广泛应用于电动汽车、白色家电、轨道交通、国家电网以及航空航天等行业领域。目前SiC已知具有200多种同素异构体，其中6H
‑
SiC和4H
‑
SiC因可获得高质量的单晶衬底得到了广泛关注。而4H
‑
SiC相比6H
‑
SiC，因具有更宽的禁带宽度和更高的电子迁移率，更适合于功率器件的制作。此前，功率器件大部分使用了Si半导体材料，4H
‑
SiC耐击穿场强比Si半导体更高，且能够实现低电力损耗以及电力转换器的小型化，是制备中、高功率电力电子器件的理想材料。但由于SiC材料不同堆垛层间形成能差距较小，极容易形成不同晶型，难以保证得到单一的4H
‑
SiC晶型。目前4H
‑
SiC外延生长普遍使用台阶流生长技术，即选取自(0001)面倾斜数度的角度作为生长面，通常离轴在2到8
°
之间，通过台阶流生长模式复制衬底晶格以进行外延生长。
[0003]然而由于衬底材料存在缺陷以及外延生长技术不够成熟，在大尺寸的4H
‑
SiC外延层中仍然存在各种缺陷，例如形态缺陷(微管、掉落物、颗粒、三角形缺陷、胡萝卜位错等)，晶体缺陷(堆垛层错、螺纹错位等)和深层缺陷等。衬底中的这些位错会继续蔓延到外延层，其中有些还改变其线方向或转换成在外延生长期间形成堆垛层错(Stacking Faults,SFs)的部分，并在不同程度上对这些4H
‑
SiC功率器件和紫外光电探测器的性能产生负面影响。关于4H
‑
SiC外延生长期间位错的传播或转化以及位错对器件性能的影响。即有研究表明，当螺纹位错延伸至外延层表面上形成凹坑时，器件性能受到螺纹位错不利影响，表现为反向偏置中的漏电流或阻断电压或MOS结构击穿电荷。如果仅除去位错周围的表面凹坑，负面影响则会减小，但想进一步提高4H
‑
SiC功率器件的性能，需要生长无位错的4H
‑
SiC晶片。
[0004]标准商用4H
‑
SiC晶片生产包括生长SiC块状晶体、切片块状晶体、抛光晶片并进行外延生长。目前，化学气相沉积(Chemical vapor deposition，CVD)是生产4H
‑
SiC外延层的主要方法，其通过“逐步控制”技术实现高质量的同质外延生长。目前，主要使用具有4
°
斜切角的Si面晶片来制造4H
‑
SiC肖特基势垒二极管(Schottky barrier diodes，SBD)和金属氧化物半导体场效应晶体管(Metal
‑
oxide
‑
semiconductor field effect transistors，MOSFET)。作为标准的CVD外延生长工艺，H2、SiH4和C3H8分别用作载流子，Si源和C源。也可以使用将HCl添加到标准气体系统或使用含Cl的原料气的基于Cl的气体系统。随着晶圆尺寸的增大，片内温度梯度增大，外延膜层的结构和粗糙度不易控制，缺陷的抑制难度增大，大尺寸4H
‑
SiC外延生长时会观察到新的基面位错(BPD
’
)及其滑移现象。为了使外延层符合器件设计，要求精确控制厚度和掺杂浓度，以保持其晶片内和晶片间一致性。

技术实现思路

[0005]为了解决上述技术问题，本专利技术提供一种非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法。
[0006]本专利技术的技术方案为：
[0007]非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法，包括如下步骤：
[0008]1)准备碳化硅衬底，所述的碳化硅衬底为具有台阶的4H
‑
SiC衬底；
[0009]2)反应腔体升温：将反应腔体升温至第一温度后恒温保持；
[0010]3)反应腔体恒温放片：将步骤1)4H
‑
SiC衬底放入承载盘，再将承载盘和衬底一起装入反应室，此时反应室温度稳定在第一温度；
[0011]4)升温至工艺温度：反应腔体升温至工艺温度，同时，反应室压力降低至设定生长压力；
[0012]5)原位刻蚀：腔体温度达到设定的工艺温度时，保持在该温度下对衬底进行原位刻蚀；
[0013]6)原位刻蚀结束后，通入源气，在低速富Si气氛条件下进行外延生长，所述的富Si气氛条件即控制Si的化学势μ
si
大于且小于其中，的生成焓，为Si单晶体的化学势；
[0014]7)降温及取片；外延生长完成后，关断源气并降温；然后将承载盘和外延片从腔体内取出。
[0015]在一较佳实施例中，控制Si的化学势μ
si
大于
‑
5.742799eV，小于
‑
5.419999eV。
[0016]在一较佳实施例中，控制进入反应腔C源和Si源流量Si/H2＝0.26
‰
，C/Si＝0.8，台阶生长高度为1/4c。
[0017]在一较佳实施例中，所述的第一温度为850
‑
950℃。
[0018]在一较佳实施例中，步骤6)中，外延生长温度为1500～1700℃，生长压力为80～150mbar。
[0019]在一较佳实施例中，源气包括SiH4、三氯氢硅(TCS)、C3H8和C2H4中的至少一种。
[0020]在一较佳实施例中，步骤4)的升温为，先以20～30℃/min的速度升温至1400℃，然后以10～15℃/min的速度升温至设定的工艺温度。
[0021]在一较佳实施例中，设定的工艺温度为1550～1670℃。
[0022]在一较佳实施例中，步骤5)的原位刻蚀参数为纯氢或纯氢混合少量生长源气，时间为1
‑
20min。
[0023]在一较佳实施例中，步骤7)的降温为自然降温至第一温度。
[0024]与现有专利技术相比，本专利技术的方法具有以下有益效果：
[0025]1.能够获得零位错的碳化硅；
[0026]2.低速富Si条件下生长带来的优点：
[0027](1)富Si的生长状态能够修复衬底上的缺陷，得到均一化的Si极性生长面，使台阶表面均为Si原子表面，有利于外延生长按照衬底上的台阶结构持续进行，减少缺陷成核；
[0028](2)缓冲层需要很高的掺杂浓度(～1
×
10
18
cm
‑3)，以减少器件的正向导通电阻，同时有利于器件工作时电压的耗尽，按照“竞位原理”，N型掺杂源N原子通过替代C晶格进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法，包括如下步骤：1)准备碳化硅衬底，所述的碳化硅衬底为具有台阶的4H
‑
SiC衬底；2)反应腔体升温：将反应腔体升温至第一温度后恒温保持；3)反应腔体恒温放片：将步骤1)4H
‑
SiC衬底放入承载盘，再将承载盘和衬底一起装入反应室，此时反应室温度稳定在第一温度；4)升温至工艺温度：反应腔体升温至工艺温度，同时，反应室压力降低至设定生长压力；5)原位刻蚀：腔体温度达到设定的工艺温度时，保持在该温度下对衬底进行原位刻蚀；6)原位刻蚀结束后，通入源气，在低速富Si气氛条件下进行外延生长，所述的富Si气氛条件即控制Si的化学势μ
Si
；7)降温及取片；外延生长完成后，关断源气并降温；然后将承载盘和外延片从腔体内取出。2.根据权利要求1所述的非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法，其特征在于：控制Si的化学势μ
Si
大于
‑
5.742799eV，小于
‑
5.419999eV。3.根据权利要求2所述的非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法，其特征在于：控制进入反应腔C源和Si源流量Si/H2＝0.26
‰
，C/...

【专利技术属性】
技术研发人员：孙永强，冯淦，赵建辉，
申请(专利权)人：瀚天天成电子科技厦门有限公司，
类型：发明
国别省市：