带动态控制的电荷耦合半导体器件制造技术

利用电极在钟信号和基准信号之间单独切换的方法，在ＣＣＤ，尤其在图象敏感器件中，信息密度能加倍．钟信号和基准信号作为受多相钟控制的移位寄存器的输出信号，它是（例如）用Ｃ－ＭＯＳ技术实现的．根据寄存器钟的钟脉冲信号，在移位寄存器的第一级输入端上的信息通过或通不过之后，它决定移位寄存器的下一级的输出信号，因而决定连接到级输出的电极上电压的变化．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术关于电荷耦合半导体器件，在包含半导体的主表面上至少形成一条电荷迁移构道，并在同一主表面上备有电极系统，在其上能加上为电荷贮存用的调节信号和为电荷迁移用的钟信号。此类电荷耦合半导体器件用于多种技术中，例如固态摄象机的图象敏感器其中的辐射敏感部分产生的信息，贮存在(如需要)记忆部分。然后，此信息由电子装置转成电视信号，但同时也暂存在(例如)盘或带中。在前言中提到的那类器件描述在德国专利申请Nr.8301977(PHN10698)中。上述申请特别揭示了高分辨率的图象敏感器，其中由于单独引出许多电极，可用的半导体的表面积常常被缩减得相当多，借助于电极，在半导体内产生出贮存和迁移电荷的位阱。在那里的具体装置中，由寄存器驱动开关元件，方式是，在图象敏感器的电极上加上或钟信号，或调节信号。然而调节信号是可变的。按照本专利技术的器件的特征是，半导体器件包含至少一个移位寄存器，它能受单相或多相钟信号的控制，并有若干级，其中，电极都单独地以电气导电方式连接到移位寄存器的各级。应指出，由于移位寄存器的循环性，可以不同的方式规定这种级。在一种情况，一个电极可以接到(例如)这种级的输出，在另一种情况，接到输入或完全不同的部分。从一种具体装置可以看出，在给定的条件下，移位寄存器的输入端应当作构成第一级，因为有电极以电气导电方式连接在上面。本专利技术的基础是承认这样的事实，在一方面移位寄存器的输出电压可被用作调节信号和钟脉冲信号，而在另一方面，这种移位寄存器可被操作，使得在逐级的输出端得到所需变化的脉冲信号和调节信号。除上述专利申请Nr.8302977(PHN10698)描述的优点外，按本专利技术的图象敏感器特别具有这样的优点，能在很小的表面上实现电子控制装置，因为开关元件(MOS晶件管)可以省去。所用的移位寄存器是动态移位寄存器，因为能在很小表面上实现此寄存器。在这一方面，动态移位寄存器是指任何包含若干部分或级的开关装置，其中，由钟信号将相应的部分或级同步地开和闭。同时在不同的钟信号之间，在这些部分或级中的信息此电容电荷贮存的方式保留着。可用各种不同的方法实现移位寄存器，例如，包含若干倒相电路，它们借助由钟信号控制的开关晶体管相互连接着。因而，确定倒相电路状态的电荷贮存在(例如)此电路的附加电容上，同时输出接到电荷耦合半导体器件的电极。按本专利技术的一种较佳具件装置的特征是，倒相电路用互补的MOS晶体管实现，它的优点是，仅用三个晶体管就可实现移位寄存器的一级。实现一级移位寄存器所占用的空间一般比电荷耦合器件的两个相邻电极之间的距离宽或长。这意味着，对于固定面积的移位寄存器级，电荷耦合器件n电极安排在此面积内的迁移方向，n级只得位于n电极的旁边，每个级驱动一个电极。为了获得若干空间和减少引线问题，经常(例如，每3或4级)电极系统的一个电极宁可用作移位寄存器两级的直通连接。在n电极的旁边，移位寄存器的 (n)/2 级安置在电极系统的两边。移位寄存器的各级不需反向(倒置)，但是，因为全部输出可以同时是高或低电位，在这种情况下，至少需要两个移位寄存器，它们有利地安置在电极系统的两端。现在参考几个具体装置和附图较全面地说明本专利技术，在图中图1a-1m表明电荷贮存和转移的原则，本专利技术的装置按照此原则工作;图2以平面图解式显示本专利技术的图象敏感器;图3示出由一双相对时钟信号控制的一移寄存器示意图，该时钟信号可以控制在图2示出的装置;图4以图解式显示由两相钟信号控制的移位寄存器，借助它可以控制图2的装置;图4显示图3装置的改型;图5显示图2、3和4的移位寄存器的一种可能的具体线路;图6显示图2装置的部分变型;图7显示移位寄存器的改型，图中移位寄存器受三相钟信号的控制;图8显示移位寄存器的改型，图中移位寄存器受4相钟信号的控制;图9显示移移位寄存器的改型，图中移位寄存器受单相钟信号的控制;图10显示两个移位寄存器，包含为控制图2装置的非倒相级，而图11显示这种移位寄存器的一种可能的具体电路，以及图12显示两个移位寄存器包含为控制图2装置的倒相级，这些图都是示意性的，不按一定比例，同时为了清晰起见，横剖面图尤其非常夸张厚度方向的尺寸。在同类导电性质的半导体区画出同方向的阴影线。在这些图中对应部分标上相同的查阅号码。首先较全面地解释本专利技术装置工作依据的原则，参阅图1，该图描述了电荷耦合半导体器件1，它包含一个半导体5。此半导体5由(例如)电阻率约为10欧姆·厘米的n型硅基片50和掺杂约为3.1515。原子/厘米3的P型层7构成，在主表面8上，半导体包含至少一条电荷迁移沟道，在此情况下它由厚度约为1微米掺杂浓度为1016原子/厘米3的n型层11组成。主平面8被绝缘材料片12覆盖，例如硅氧化物。在绝缘片12上备有若干电极21，22，23，31，32，33，借助后者在半导体内产生的位阱供电荷的贮存和迁移。按照本专利技术，在显示的器件中，每个电极21，22，23，31，32，33可被转换，因此可以供给钟脉冲信号或调节信号(基准电平)。为此目的，此器件备有〔上述专利应用Nr.8301997(PHN10698)〕开关元件26，27，28，36，37，38，借助它电极可在钟脉冲信号(信号线)14，17，19和调节线(参考线)15，18之间单独地转换，开关元件由寄存器控制，下文将作较全面的描述。此外，此器件备有n型电源区92，通过连接线90向它输入信号。如门电极91的电压足够高，电荷团25(它的大小取决于输入信号)能迁移到在电极33下面的位阱，对这种场合它也是高电压。可以用一般通常的方法读出电极21的信息，例如利用包含电阻96和电容95并且连接到邻近的n型层93的RC网络。在图1a至1m中，虚线表示在不同时刻由电极21，22，23，31，32和91的电压引起的表面电位的变化，电位变化的表现方式是众所周知的，位阱(或槽)相当于电子的势能最小，对于半导体的部分地区，位阱位于高电压的电极之下。图1a的虚线对应于在t1时刻电位的变化，当电极21，22，23，31，32，33通过开关元件26，27，28，36，37，38连接到在14，17，19线上的这样的钟脉冲信号，位阱位于电极21，23，31，33之下，位垒位于电极22，32之下。由于这种因素，在时刻t1前的瞬间，电极91在一段时间内一直是高电压因而电荷团已迁移入电极33下的位阱。电荷团的尺寸取决于在n型层92的接点90的输入信号，并取决于电极91处于高电压的时间长短。假定在时刻t1，在电极31，23和21下的位阱中不含有可以忽略的小量电荷。图1b显示在t2时刻器件的电位变化，由于14，17，19线上的钟信号加在电极21，22，23，31，32，33上，使得位阱位于电极23和33下，而同时位垒位于其它电极下，因而在电极33下的电荷团25保留着。在t3时刻(图1c)，电位的变化方式使得位阱形成在电极22，23，32，33下，位垒形成在电极21，31下。因而电荷团25分布在电极32，33下的位阱中。图1d显示在t1时刻的电位变化，由于在14，17，19线上的钟电压，位阱形成在电极22，23之下，位垒形成在电极21，23，31，33之下。电荷团25位于电极32之下，相对t1时刻(图1a)的情况，电荷团已移过一个电极的距离。在时刻t本文档来自技高网...

【技术保护点】
电荷耦合半导体器件包含一半导体，在其主表面上规定至少一条电荷迁移沟道，并在同一主表面上备有电极系统。在电极上可供给为电荷贮存的调节信号和为电荷迁移的钟信号，此器件的特征是，半导体器件至少包含一个移位寄存器，能受单项或多相钟的控制，并有若干级，还包含以电气导通方式单独连接到移位寄存器各级的电极。

【技术特征摘要】
1.电荷耦合半导体器件包含一半导体，在其主表面上规定至少一条电荷迁移沟道，并在同一主表面上备有电极系统。在电极上可供给为电荷贮存的调节信号和为电荷迁移的钟信号，此器件的特征是，半导体器件至少包含一个移位寄存器，能受单项或多相钟的控制，并有若干級，还包含以电气导通方式单独连接到移位寄存器各級的电极。2.电荷耦合图象敏感器包含一半导体，在其主表面上规定至少一条电荷迁移沟道，并在同一主表面上备有电极系统，在电极上可供给为电荷贮存的调节信号和为电荷迁移的钟信号，此器件的特征是，半导体器件至少包含一个移位寄存器，能受单相或多相钟的控制，并有若干级，还包含以电气导通方式单独连接到移位寄存器各级的电极。3.根据权项1或2所述的电荷耦合器件其特征是，本器件包含动态移位寄存器。4.根据前述权项的任一项所述的电荷耦合器件，其特征是，移位寄存器包含若干倒相电路，用由...

【专利技术属性】
技术研发人员：布德威赞斯，埃斯尔，
申请(专利权)人：菲利浦光灯制造公司，
类型：发明
国别省市：NL[荷兰]