半导体集成电路中的内电压变换器制造技术

半导体集成电路中的一种内电压变换器包括：一个振荡器、一个子电路、一个主电路和一个检测器，所述子电路包含一个缓冲器、一个电荷抽运电路及一个功率部分，所述主电路包含一个缓冲器、一个电荷抽运电路及一个功率部分。并联组成的多个电压变换级在操作时是可分开运行的，因而在提供备用电源的场合可减少不必要的电力消耗，同时还改进了内电源电压的稳定性。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器中所用的电路，特别涉及一种内电压变换器，这种内电压变换器由于工作的内电压变换级的个数是随着所需电流的大小(即，例如起动电源情况下电流大，或备用电源情况下电流小)而不同的，所以能够消除电压的不稳定性和过量的备用电流。随着半导体器件趋向于高密度化，电路中所用的各种各样的晶体管的尺寸也就越来越小。与晶体管尺寸的减小趋势相应，随之出现了以下缺点，即对于常规电源电压晶体管的可靠性下降，而集成电路的电力消耗增大。因而在集成电路中包含了如附图说明图1所示的内电压变换器以克服这些问题，但其电力消耗也相当大，从而导致内电压的稳定性下降。本专利技术的目的是提供一种由多个内电压变换级并联组成的内电压变换器，操作时这些并联的内电压变换级可分开运行，以便在提供备用电源情况下减少不必要的电力消耗，从而内电源电压的稳定性也可得到改善。本专利技术的特征在于半导体集成电路中的内电压变换器，该内电压变换器有多个并联的内电压变换级，它包括一个振荡器、一个缓冲器、一个功率级电路和一个检测器，所述振荡器用以产生特定频率的方波、所述缓冲器用以在接收振荡器的输出作为输入后驱动电荷抽运电路，所述功率级电路借助于电荷抽运电路控制内电源电压的电平，所述检测器通过对内电源电压的检测以控制缓冲器的操作。这样，各并联的内电压变换级分别包括缓冲器、电荷抽运电路和功率级电路，并按照内电压电源级驱动多于一个的变换级。参照附图对各最佳实施例作下列叙述将使本专利技术的上述以及其他目的、特征和优点变得更加明确，附图中图1是半导体集成电路中常规内电压变换器的方框图。图2是本专利技术的半导体集成电路中内电压变换器的方框图。图3例示本专利技术的半导体集成电路中内电压变换器的一个实施例。图4表示在本专利技术中实现的偏压电路。图5是本专利技术中的定时图。图6表示本专利技术的半导体集成电路中内电压变换器的内电压。下面将参照附图对本专利技术作进一步的说明。图1表示常规半导体集成电路中内电压变换器的方框图。该内电压变换器做在一片半导体芯片上。该内电压变换器包括一个振荡器1、一个缓冲器2、一个电荷抽运电路3和一个功率部分4，所述振荡器1由诸反相器或诸施密特触发器构成，缓冲器2用以传送从振荡器1所产生的信号，电荷抽运电路3通过接收缓冲器2的输出用以产生受激参数输出，而功率部分4则通过接收电荷抽运部分3的输出用以提供电源电压Vout。上述电压变换器通过缓冲器2将振荡器1的输出提供给电荷抽运部分3，同时还借助功率部分4中的功率晶体管将电荷抽运部分3的受激参数输出提供作为电源电压Vout。该内电压变换器总是与半导体芯片中内电压和工作状态无关地操作，因此，在芯片处于备用方式时浪费掉不必要的功率。此外，由于没有内电压反馈到输入级，以致在有效操作期间降低了内电压的稳定性。图2是图1所示电路缺点经改进后的半导体集成电路中的内电压变换器的方框图。该内电压变换器分成子电路10和主电路20。子电路10和主电路20两者分别包括用以传送振荡器1的输出的缓冲器2和2′、通过接收缓冲器2和2′的输出用以产生受激参数输出的电荷抽运部分3和3′、以及通过接收电荷抽运部分3和3′的输出用以提供电源电压Vout的功率部分4和4′。由诸反相器或诸施密特触发器构成的振荡器1分别被连接到子电路10和主电路20的缓冲器2和2′上，并将所述功率部分4和4′的公共节点G连接到检测器5上。检测器5把一种随输出电源电压Vout的状态而定的控制信号提供给主电路20中的缓冲器2′。受检测器5输出控制的主电路20中的缓冲器的输出与不受检测器5输出控制的子电路10中的缓冲器的输出之间有180°的相位差。于是，子电路10和主电路20的功率部分4和4′轮流提供电源电压。本图中，振荡器1被公用连接到电路10和20的缓冲器2和2′，但在子电路10和主电路20中也可以各自用一个独立的振荡器。此外，即使内电压变换器包含一个子电路10和一个主电路20，它也可以由多个并联电压变换级来组成。纵然在这种情况下，可以公用一个振荡器1，也可以采用与变换器数量相符的多个振荡器。图2所示的内电压变换器中，振荡器1的输出通过缓冲器2加到电荷抽运部分3上，并通过功率部分4提供受激参数输出作为电源电压Vout。在该情况下，将从子电路10提供的输出电压用作备用电压。这时，检测器5检测输出级的电压，因此，若在提供起动电压或驱动接到输出级的负载情况下电源电压Vout突然下降时，则检测器5就会驱动主电路20以便为驱动负载提供必要的电流。这样，在本专利技术中，用以提供备用电压的子电路10中元件的尺寸必定是很小的，而按照内电压的状态或工作条件工作的主电路20中的元件则要求大的尺寸。图3是半导体集成电路中内电压变换器实现了的电路图。图3中，振荡器1由三个反相器11、12和13组成。该振荡器也可由施密特触发器组成。所述振荡器1产生方波脉冲。类似地，缓冲器2包含三个反相器16-18。电荷抽运部分3和3′分别包含用以构成电容器的金属-氧化物-半导体(MOS)晶体管M1和M4，以及其他晶体管M2-M3和M5-M6。同样地，功率部分4和4′分别包含用以使电压限定于一恒定电压的偏压电路7和7′以及功率晶体管M8和M9。为把输出电压Vout反馈到输入侧的检测器5包含分压电阻器R1、R2、反相器I9、I10和限制输出的MOS晶体管M7。此外，包含在由与非门ND4和反相器15组成的缓冲器2′中的与非门ND4的一个输入端接到两个反相器I9和I10之间的节点E上。下面参照图3将对如此构成的本专利技术进行详细的说明。由反相器或施密特触发器构成的振荡器1把特定频率的方波脉冲提供给节点A。节点A的电压加到缓冲器2和2′，由此分别驱动电荷抽运部分3和3′。将缓冲器2以后的输出加在MOS电容晶体管M4上，而输出电压则由跨越电容器的方波电压进行抽运。MOS晶体管M6把受激电压提供给功率部分4。类似地，另一个电荷抽运部分3′的操作与所述部分3的操作情况相同。这样，功率部分4和4′驱动由偏压电路7和7′进行控制的功率MOS晶体管M8和M9，把内电源电压Vout提供给半导体芯片。也将检测器5通过R1连接到节点G以便检测电压Vout，并在通过电阻R1和R2分压后提供其电压。反相器I9和I10通过检测内电压限制通过缓冲器2′的节点B的选通路径。于是，当集成电路的内电压下降时，反相器I9的高电平信号就加到与非门ND4的输入端上，使得与非门ND4提供低电平信号。在由反相器I5将该信号转换成高电平信号之后，将其加到电荷抽运部分3′上，从而提高在输出级处的电源电压Vout。相反，当内电压升高时，由电阻R1和R2分压的状态信号处于高电平状态，并由反相器I9将其转换成低电平状态。于是，与非门ND4的输出变成高电平状态，并将由反相器I5转换成低电平状态的信号加到电荷抽运部分3′上，由此使电荷抽运部分的停止工作。同样地，在节点B处的低电平信号通过反相器I10变成高电平状态，因此使MOS晶体管M9可靠地截止。在该情况下，检测器5通过控制缓冲器2′的选通路径就控制了主电路20的通-断操作。于是，在备用方式情况下，只有子电路10动作把电源电压Vout提供给集成电路的内部，而在起动电源情况下，则子电路10和主电路20都动作来提供所述电压Vout。图4是本专利技术已本文档来自技高网...

【技术保护点】
一种半导体集成电路中的内电压变换器，其特征在于它包括：　　一个振荡器，用以产生方波信号；　　一个子电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号，所述电荷抽运电路借助接收缓冲器的输出用于产生受激参数输出，所述功率部分用于把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；　　一个主电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号和来自检测器的检测信号，所述电荷抽运电路借助接收缓冲器的输出用于产生某一受激参数输出，所述功率部分把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；以及所述检测器，通过检测内电源电压，以控制所述主电路中缓冲器的操作。

【技术特征摘要】
KR 1989-6-10 8067/891.一种半导体集成电路中的内电压变换器，其特征在于它包括一个振荡器，用以产生方波信号；一个子电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号，所述电荷抽运电路借助接收缓冲器的输出用于产生受激参数输出，所述功率部分用于把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；一个主电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号和来自检测器的检测信号，所述电荷抽运电路借助接收缓冲器的输出用于产生某一受激参数输出，所述功率部分把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；以及所述检测器，...

【专利技术属性】
技术研发人员：闵东暄，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]