缩短沟道长度的半导体器件制造技术

在一个包含ＭＯＳ场效应晶体管的半导体器件中，在一硅衬底上面形成一层第一半导体层并有一个栅区。此外，经一层栅氧化膜在第一半导体层上形成第二半导体层并有一个有源区。在此情况下，第一半导体层由一层硅层形成，而第二半导体层则由一层多晶硅形成。这里的有源区有一个源区、一个漏区和一个沟道区。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，特别涉及在绝缘层上的硅衬底(SOI)上形成的金属—氧化物—半导体场效应晶体管(MOSFET)。传统的金属—氧化物—半导体(MOS)晶体管往往是利用已知的SOI衬底在绝缘体上形成薄膜半导体器件。具体地说，将氧化物膜(即绝缘体)埋入硅衬底中，接着在氧化膜上形成有源区域(硅层)，在此情况下，源扩散层、漏扩散层和沟道区分别在有源区内形成。再经过栅氧化物膜在沟道区上方形成栅区。这里的栅区是由多晶硅形成的。另外，在栅区两侧表面形成侧壁。在这种情况下，源、漏扩散层是在进行栅区图形加工和形成侧壁之后通过离子注入或掺入杂质离子形成的。这里的离子注入是利用栅区及侧壁作掩模按现有的自对准方式进行的。从而，决定MOS晶体管性能的沟道长度取决于对栅区和侧壁的精细加工精度。在这个过程中，一般采用以下工艺形成栅区。(1)生长栅电极(多晶硅)；(2)涂敷光刻胶；(3)加工光刻胶图形；(4)栅电极刻蚀。栅的长度主要取决于(3)加工光刻胶图形和(4)栅电极刻蚀。最近，具有栅长为0.35μm水平的半导体器件已被实用。但是，随着栅长要进一步缩短，保持传统的MOS晶体管的加工精度就变得困难本文档来自技高网...

【技术保护点】
一种包含有在一硅衬底上面的ＭＯＳ晶体管的半导体器件，其特征在于，它包括：形成在所述的硅衬底上面并有一栅区的第一半导体层；以及经一层栅氧化膜形成在所述的第一半导体层上面并有一有源区的第二半导体层。

【技术特征摘要】
JP 1997-3-31 79381/971.一种包含有在一硅衬底上面的MOS晶体管的半导体器件，其特征在于，它包括形成在所述的硅衬底上面并有一栅区的第一半导体层；以及经一层栅氧化膜形成在所述的第一半导体层上面并有一有源区的第二半导体层。2.按照权利要求1所述的半导体器件，其特征在于，所述的第一半导体层由一层硅层形成，而所述的第二半导体层则由一层多晶硅层形成。3.按照权利要求1所述的半导体器件，其特征在于，所述的有源区有一个源区、一个漏区和一个沟道区，所述的沟道区设置在所述的源区和所述的漏区之间，并在所述的栅区上面。4.按照权利要求1所述的半导体器件，其特征在于，它还包括形成在所述的硅衬底上的一层绝缘膜，所述的第一半导体层就形成在所述的绝缘膜上。5.按照权利要求3所述的半导体器件，其特征在于，它还包括形成在所述的沟道区上面的一层布线层，所述布线层控制所述沟道区的电位。6.一种构成有一P沟道MOS晶体管和一N沟道MOS晶体管的CMOS倒换器电路的半导体器件，其特征在于所述的P沟道MOS晶体管包括；形成在一硅衬底上面并有一第一栅区的第一半导体层；以及经一层第一栅氧化膜形成在所述第一半导体层上面并有一第一有源区的第二半导体层；所述的N沟道MOS晶体管包括；形成在所述硅衬底上面并有一第二栅区的第三半导体层；经一层第二栅氧化膜形成在所述第三半导体层上面并有一第二有源区的第四半导体层。7.按照权利要求6所述的半导体器件，其特征在于，每一所述的第一和第三半导体层都由一层硅层形成，而每一所述的第二和第四半导体层则由一层多晶硅层形成。8.按照权利要求6所述的半导体器件，其...

【专利技术属性】
技术研发人员：熊谷浩一，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]